[发明专利]一种提高半导体晶片键合对准精度的方法

说明书

技术领域

本发明涉及一种基于图形嵌入提高半导体晶片键合对准精度的方法，属于半导体工艺技术领域。

背景技术

随着芯片集成度的不断提高以及CMOS工艺复杂度的增加，集成电路的成本及性能方面的问题越来越突出，三维集成技术已成为研究热点。三维集成电路不同于二维CMOS集成工艺只有单个有源层，而是具有多个有源层在垂直方向堆叠，信号主要是应用硅通孔结构进行传输，使不同分层的器件在最短路径上实现了全局互连。在三维集成中，键合技术为芯片堆叠提供电学连接和机械支撑，从而实现两层或多层芯片间电路的垂直互连。其中苯并环丁烯(以下文本中简称BCB)键合是三维集成电路中较为常用的一种键合工艺，因为BCB键合具有工艺简单、键合温度低、键合强度高等优点。不过互连对各层间的对准精度有着很高的要求，目前基于BCB键合的对准精度并不理想，主要原因是BCB具有流动性，对准偏差甚至能达几十微米，这对各层芯片间电路的互连产生很大的影响。

针对这一问题，目前研究人员并没有很好的解决方案，只能在键合对准时进行修正，严重限制了三维集成技术的发展。

发明内容

发明目的：本发明提出一种基于图形嵌入提高半导体晶片键合对准精度的方法，其目的旨在解决半导体圆片间BCB键合对准精度偏低的问题。

技术方案：为了实现上述发明目的，本发明提供了一种基于图形嵌入提高半导体晶片键合对准精度的方法，其主要由以下步骤所组成：

(1)分别在待键合的半导体晶片1和半导体晶片2上生长沉积一层介质层；

(2)分别在半导体晶片1和半导体晶片2旋涂光刻胶，然后光刻形成对准图形1和对准图形2，所述对准图形1和对准图形2能够相互嵌合；

(3)将半导体晶片1和半导体晶片2烘烤，然后分别以介质层上方的对准图形1和对准图形2作为掩膜，刻蚀介质层，在介质层上形成对准图形3和对准图形4，最后去掉光刻胶；

(4)在半导体晶片1正面旋涂苯并环丁烯，烘烤；

(5)将所述对准图形3和对准图形4对准嵌合，键合。

作为优选，所述半导体晶片为半导体圆片。

进一步优选，所述半导体圆片为硅片。

更进一步优选，所述介质层的厚度为1-2微米。

更进一步优选，所述步骤(3)中烘烤时间为2-5分钟，烘烤温度为90-120℃，刻蚀深度为0.5-1微米。

更进一步优选，所述步骤(4)中的旋涂苯并环丁烯，其条件为转速3000转/分，时间为30秒，厚度为1微米。

更进一步优选，所述步骤(4)中烘烤时间为2-5分钟，烘烤温度为100-110℃。

更进一步优选，所述对准图形3的直径为500微米，所述对准图形4的内环直径为502微米，外环直径为700微米。

更进一步优选，所述步骤(5)中键合温度为250-300℃。

上述步骤(3)中去掉光刻胶的方法，优选采用将半导体晶片浸泡在丙酮中去掉光刻胶。

技术效果：相对于现有技术，本发明具有以下优点：①采用对准图形相互嵌入的方法，减少因为半导体圆片键合时BCB流动而产生对准偏差的问题，提高半导体圆片间BCB键合的对准精度；②对准图形简单，便于对准。

附图说明

图1是在半导体圆片1上，光刻光刻胶形成圆形对准图形1的剖面图；

图2是以对准图形1为掩膜，刻蚀半导体圆片1介质层形成对准图形3的剖面图；

图3是半导体圆片1去除光刻胶后的剖面图；

图4是半导体圆片1介质层上旋涂BCB后的剖面图；

图5是在半导体圆片2上，光刻光刻胶形成圆环形对准图形2的剖面图；

图6是以对准图形2为掩膜，刻蚀半导体圆片2介质层形成对准图形4的剖面图；

图7是半导体圆片2去除光刻胶后的剖面图；

图8是半导体圆片1和半导体圆片2对准键合后的剖面图；

具体实施方式

下面结合附图进一步描述本发明的技术解决方案。

实施例1：

1)光刻：在半导体圆片1上生长沉积一层介质层，厚度1-2微米，然后在介质层上旋涂光刻胶，光刻形成圆形的对准图形1，圆形直径为500微米，如图1所示。

2)刻蚀：将半导体圆片1正面朝上放在热板上烘烤2分钟，热板温度120℃，以对准图形1作为掩膜，利用反应离子刻蚀(以下文本简称RIE)或者电感耦合等离子体(以下文本中简称ICP)刻蚀介质层，刻蚀深度为0.5-1微米，形成对准图形3，如图2所示。