[发明专利]用于边缘关键尺寸均匀性控制的工艺套件

说明书

本公开的背景

技术领域

本文的实施例大致上涉及在等离子体处理期间控制沿基板边缘的关键尺度(critical dimension)的均匀性。更具体而言，这些实施例涉及可调谐环形工艺套件及所述可调谐环形工艺套件的使用的方法。

背景技术

在等离子体处理腔室中执行各种半导体制造工艺，诸如，等离子体辅助蚀刻、物理气相沉积和化学气相沉积，在等离子体处理腔室中，半导体工作件在处理期间与盖环(cover ring)啮合。例如，在配置成用于蚀刻工作件的等离子体处理腔室中，半导体基板被安装在所述处理腔室内的基板支撑底座上。基板支撑底座包含金属电极，射频(RF)偏压可施加于所述金属电极。等离子体从提供至处理腔室的工艺气体的混合物中形成。处理腔室内的压力由泵来维持，所述泵还将副产物从所述腔室中移除。电源耦合至在基板支撑底座内部的电极，以便在电极上产生相对于等离子体的负偏压。偏压从等离子体中吸引离子以轰击工作件，从而促进所需的制造工艺。因为电极是经负偏置的，因此基板支撑底座通常被称作阴极。

阴极通常由盖和衬垫(liner)环绕以保护所述阴极免受由于离子轰击导致的损害。例如，可利用衬垫来环绕阴极的诸侧壁，同时利用盖环来覆盖阴极的上表面。基板被定位在盖环内，同时被支撑在底座上。来自腔室中形成的等离子体气体的离子经阴极偏置以对准基板。然而，在蚀刻期间，来自等离子体的离子具有自然的散布角，所述自然的散布角易于攻击形成在基板中的特征的诸侧壁。此外，在盖环中的偏置与基板导致跨所述基板的表面的离子的非均匀性不同。

随着用于形成半导体器件的结构的几何形状限制被推动为技术限制，在小型关键尺度结构的制造中对于精确的工艺控制的需求已变得越来越重要。关键尺度(诸如，互连、穿孔、沟槽、触点、器件、栅极和其他特征以及设置在上述各者之间的电介质材料的宽度或间距)对应地被减小。然而，等离子体气体的非均匀性导致不良的处理结果，在等离子体气体接触所述环的、靠近基板的边缘之处尤其如此。

一些器件配置要求深特征蚀刻以形成所需的结构。由于在腔室内的离子的不均匀的分布，与具有高深宽比的特征的深特征蚀刻相关联的挑战是控制通过具有不同的特征密度的多个层所形成的特征的蚀刻速率以及几乎垂直的侧壁的形成。由于蚀刻工艺期间跨基板表面的等离子体的不均匀性导致的不良的工艺控制可能造成不规则的结构轮廓和接线边缘粗糙度，进而导致所形成结构的不良的接线完整性和不精确的关键尺度。在蚀刻期间形成的蚀刻副产物的不规则的轮廓和生长可能逐渐地阻挡用于制造结构的开口，进而导致被蚀刻的结构的弓起的、扭曲的、倾覆的或扭转的轮廓。

因此，随着特征几何结构向更高的深宽比进展，维持高效且精确的蚀刻速率以在基板上进行控制不会使上层的蚀刻不足(under-etching)或是过度蚀刻(over-etching)到下层中(特别是跨基板的不同区域)已变得越来越困难。未能在基板上形成所设计的特征或图案可能造成不期望的缺陷，且不利地影响后续的工艺步骤，最终使最终的集成电路结构的性能降级或无法实现最终的集成电路结构的性能。

新兴的3D NAND架构涉及交替的电介质层的叠层，所述架构增强了对于蚀刻系统施加的需求。蚀刻系统必须能够使跨高达80:1的深宽比的整个基板的轮廓控制精确。由于关键尺度(CD)收缩并且制造者将更多器件组装在单个基板上，因此需要用于蚀刻适用于下一代半导体器件的高深宽比特征的改进的方法和设备。

发明内容

本发明的实施例提供可调谐环组件、具有可调谐环组件的等离子体处理腔室以及用于调谐等离子体工艺的方法。在一个实施例中，可调谐环组件包含：外陶瓷环，所述外陶瓷环具有被暴露的顶表面和底表面；以及内硅环，所述内硅环经配置以与外陶瓷环配合以限定重叠区域，内硅环具有内表面、顶表面以及形成在内表面与顶表面之间的槽口(notch)，内表面限定环组件的内径，槽口的尺寸被设置为接受基板的边缘，内硅环的顶表面的外侧部(outer portion)经配置以在重叠区域中接触外陶瓷环的底表面的内侧部(inner portion)，并且位于外陶瓷环的底表面的内侧部下方。