[实用新型]一种双多晶硅功率MOS管有效
申请号: | 201420496425.1 | 申请日: | 2014-08-29 |
公开(公告)号: | CN204102906U | 公开(公告)日: | 2015-01-14 |
发明(设计)人: | 关仕汉;李勇昌;彭顺刚;王常毅;邹锋;梁毅 | 申请(专利权)人: | 桂林斯壮微电子有限责任公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/423;H01L21/336 |
代理公司: | 桂林市持衡专利商标事务所有限公司 45107 | 代理人: | 陈跃琳 |
地址: | 541004 广西壮族自*** | 国省代码: | 广西;45 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多晶 功率 mos | ||
技术领域
本实用新型涉及半导体技术领域,具体涉及一种双多晶硅功率MOS管。
背景技术
功率MOS管在反压较高时,由外延层承担反压,外延层的电阻率较大,厚度较厚,导致外延层电阻占整体导通电阻的比例最大,因此,改善外延层电阻的效果最明显。比较流行的方法是采用如图1所示类似超级结Super Junction的三维3D结构。
类似Super Junction的3D结构从两个方面减小外延层电阻。一方面,空间电荷区从单一的垂直方向空乏改变为垂直与水平两个方向空乏,缩小空乏的距离;另一方面,在保证MOS管截止时空间电荷区多数载流子能耗尽的情况下,尽量提高外延层载流子浓度,则MOS管导通时外延层的电阻率就尽量小了。这样在耐压不变的情况下外延层电阻或整体导通电阻就变小了,功率MOS管工作时发热就少了。然而,目前Super Junction和3D结构都存在一定的技术难度,其核心技术都掌握在国外品牌厂家和国内少数代工企业手里。
实用新型内容
本实用新型所要解决的技术问题是提供一种双多晶硅功率MOS管,其能够在满足MOS器件功能的前提下,达到减小极与极间的电容的目的,从而提高了MOS管的开关速度。
为解决上述问题,本实用新型是通过以下技术方案实现的:
一种双多晶硅功率MOS管,主要由N+衬底、N型外延层、厚氧化层、源极多晶硅、栅极氧化层、栅极多晶硅、体区P、源区N+、硼磷硅玻璃、P+区、钨塞、源极和漏极组成;其中N型外延层位于N+衬底的正上方;N型外延层的中部开设有纵向延伸的深沟槽,厚氧化层覆于深沟槽的槽壁上;在覆有厚氧化层的深沟槽的槽中填充源极多晶硅;在源极多晶硅和N型外延层之间的厚氧化层内开设有纵向延伸的栅极沟槽,该栅极沟槽在靠近源极多晶硅的一侧留存有一定厚度的厚氧化层,栅极沟槽在靠近N型外延层的一侧则挖到N型外延层处;栅极沟槽内填充有栅极多晶硅;栅极氧化层位于栅极沟槽的外侧,并呈纵向延伸;体区P位于栅极氧化层的外侧;源区N+位于栅极氧化层的外侧,并处于体区P的正上方;源区N+的外侧设有钨塞;P+区位于钨塞的底部,并处于体区P的上部;硼磷硅玻璃覆盖在源区N+、厚氧化层、源极多晶硅、栅极氧化层和栅极多晶硅的上方;源极位于钨塞和硼磷硅玻璃的正上 方;漏极位于N+衬底的正下方。
与现有技术相比,本实用新型利用双POLY结构,即源极多晶硅(Source Poly)和栅极多晶硅(Gate Poly)利用不同厚度的氧化层,在满足MOS器件功能的前提下,达到减小极与极间的电容的目的,大幅减小栅极(Gate)和漏极(Drain)之间以及栅极(Gate)和源极(Source)的电容,从而大幅减少栅极(Gate)开关时的充电时间(栅极电荷密度Qg可以大幅降低),提高了MOS管的开关速度,并利用深槽类3D结构,降低外延厚度对内阻(Ron)的影响,实现低内阻(Low Ron)。
附图说明
图1为现有超级结的三维结构示意图。
图2为一种双POLY功率MOS管示意图。
具体实施方式
一种双多晶硅功率MOS管,如图2所示,其主要由N+衬底、N型外延层、厚氧化层、源极多晶硅、栅极氧化层、栅极多晶硅、体区P、源区N+、硼磷硅玻璃、P+区、钨塞、源极和漏极组成。其中N型外延层位于N+衬底的正上方。N型外延层的中部开设有纵向延伸的深沟槽,厚氧化层覆于深沟槽的槽壁上。在覆有厚氧化层的深沟槽的槽中填充源极多晶硅。在源极多晶硅和N型外延层之间的厚氧化层内开设有纵向延伸的栅极沟槽,该栅极沟槽在靠近源极多晶硅的一侧留存有一定厚度的厚氧化层,栅极沟槽在靠近N型外延层的一侧则挖到N型外延层处。栅极沟槽内填充有栅极多晶硅。栅极氧化层位于栅极沟槽的外侧,并呈纵向延伸。体区P位于栅极氧化层的外侧。源区N+位于栅极氧化层的外侧,并处于体区P的正上方。源区N+的外侧设有钨塞。P+区位于钨塞的底部,并处于体区P的上部。硼磷硅玻璃覆盖在源区N+、厚氧化层、源极多晶硅、栅极氧化层和栅极多晶硅的上方。源极位于钨塞和硼磷硅玻璃的正上方。漏极位于N+衬底的正下方。
上述双多晶硅(POLY)功率MOS管的其制备方法,包括如下步骤:
步骤1,在晶体的N+衬底的上方生长N型外延层。
步骤2,在晶体的N型外延层内制作出深沟槽,并在深沟槽的槽壁上生长厚度较厚的厚氧化层。
步骤2.1,在晶体的表面光刻沟槽图形。
步骤2.2,在晶体的中部蚀刻出深沟槽。
步骤2.3,在深沟槽的壁上生长厚度较厚的厚氧化层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桂林斯壮微电子有限责任公司,未经桂林斯壮微电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201420496425.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种整流二极管器件
- 下一篇:一种RF-LDMOS漏端场板结构
- 同类专利
- 专利分类