[发明专利]电子装置、效能分类系统与方法、电压自动校正系统有效

专利信息
申请号: 201410375083.2 申请日: 2014-08-01
公开(公告)号: CN104459366B 公开(公告)日: 2017-10-10
发明(设计)人: 陈世豪;方勇胜 申请(专利权)人: 创意电子股份有限公司;台湾积体电路制造股份有限公司
主分类号: G01R31/00 分类号: G01R31/00
代理公司: 北京律诚同业知识产权代理有限公司11006 代理人: 徐金国
地址: 中国台湾新*** 国省代码: 台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 电子 装置 效能 分类 系统 方法 电压 自动 校正
【说明书】:

技术领域

发明是有关于一种集成电路的测试方式,且特别是有关于一种对集成电路的效能进行分类的方法与系统。

背景技术

传统上,功能与交流扫描模式(AC-scan pattern)常用于测试集成电路的功能与效能。也就是说,功能性与交流性的模式常用以验证芯片的操作速度与操作正确性。随着测试模式,一个时脉速度常被输入至待测的芯片中。

图1为将一个芯片的实际操作速度与功能性测试模式进行关联的传统流程图。在步骤101中,在布局与验证完成后,芯片下线制作完成。在步骤102中,在芯片制作完成后,通过后芯片测试(post-silicon testing)来对芯片收集数据以进行进一步地的测试。在步骤103中,芯片的效能与功能性或交流扫描模式的关联可被决定。在步骤104中,利用前述的关联而对效能进行分类。然而,这种测试方式需要较高的成本,且将大量的功能性或交流性测试模式与实际芯片的操作速度进行关联,会需要较长的操作时间。

在不同态样的传统方法中,临界路径(critical paths)常被用来感测,以获得临界路径上的延迟时间,借此决定芯片的效能。然而,在后芯片制作中,可能会有上千条路径可以被当作所谓的临界路径。在后芯片制作中,利用单一的环形震荡器或复制的临界路径,无法对多个变化的临界路径有效率地进行关联。因此,利用临界路径来对芯片的实际操作速度不是有效率的方式。

因此,现行仍需要一种有效且具有效率的方式来决定芯片的效能或速度。

发明内容

本发明的一方面提供了一种计算集成电路的效能的方法,此方法包含下列步骤:将多个硬件效能监视器放置于多个集成电路中的每一者中,其中每一硬件效能监视器根据对应的集成电路的效能产生数值;根据多个硬件效能监视器产生的多个数值,提供一个效能函数,其中效能函数包含多个项目,且每一项目各自关联于一权重;根据多个集成电路中的第一组集成电路计算多个项目的多个权重,其中第一组集成电路的效能为已知;以及根据效能函数计算多个集成电路中的多个第一集成电路的效能,其中效能函数与多个权重内建于多个第一集成电路中。

本发明的一方面提供了一种电子装置。电子装置用于计算多个集成电路中的一者的效能,电子装置包含多个硬件效能监视器、储存单元与内建自我测试模块。多个硬件效能监视器位于多个集成电路中,其中每一硬件效能监视器根据对应的集成电路的效能产生数值。储存单元用以根据多个硬件效能监视器产生的多个数值以储存一效能函数中的多个权重,效能函数包含多个项目,其中效能函数中的每一项目分别关联于多个权重中的一对应者,且每一项目的权重是根据多个集成电路中的第一组集成电路的效能所决定,第一组集成电路的效能为已知。内建自我测试模块用以根据在多个集成电路中的多个硬件效能监视器产生的多个数值与储存单元储存的所述权重,获得效能函数的一量值,借此计算多个集成电路中的一者的效能。

本发明的一方面提供了一种电路系统。电路系统包含多个集成电路、多个硬件效能监视器、储存单元与内建自我测试模块。多个硬件效能监视器位于多个集成电路中,其中每一硬件效能监视器根据对应的集成电路的效能产生数值。储存单元用以根据多个硬件效能监视器产生的多个数值以储存一效能函数中的多个权重,效能函数包含多个项目,其中效能函数中的每一项目分别关联于多个权重中的一对应者,且每一项目的权重是根据多个集成电路中的第一组集成电路的效能所决定,第一组集成电路的效能为已知。内建自我测试模块用以根据在多个集成电路中的多个硬件效能监视器产生的多个数值与储存单元储存的所述权重,获得效能函数的一量值,借此计算多个集成电路中的一者的效能。

本发明的一方面提供了一种分类系统。分类系统包含前述的电路系统与接口。接口耦接至电路系统,以获得多个集成电路的效能。

本发明的一方面提供了一种电压自动校正系统,可适用于前述的电子装置。电压自动校正系统包含电源管理模块与电压调整模块。电源管理模块用以根据控制信号产生驱动电压,以驱动多个集成电路。电压调整模块电性耦接电源管理模块,用以对效能函数的该量值与一目标值进行比较,以产生控制信号。

综上所述,本发明的分类系统与计算效能的方法可有效率地同时对多个集成电路或芯片进行准确的效能估算。此外,搭配了电压自动校正的设计,本发明降低芯片制作后产生的变异或老化现象,可让多个芯片具有更稳定的效能,并同时节省不必要的功率消耗。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于创意电子股份有限公司;台湾积体电路制造股份有限公司,未经创意电子股份有限公司;台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201410375083.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top