[发明专利]功率晶体管布置以及具有该布置的封装体

说明书

技术领域

各种实施例总体涉及功率晶体管布置以及具有该布置的封装体。

背景技术

功率半导体芯片可以被集成到用于各种电路装置的电子封装体中。例如，可以通过分立部件或封装体或者借助芯片上芯片（chip-on-chip）结构来实施共源共栅电路或者半桥电路，其中可以使用扩散焊接。

分立部件或封装体可以导致显著的封装体感应性并且因此导致开关损耗。芯片上芯片结构可以导致关于在顶部上的芯片（例如硅场效应晶体管芯片）的热限制。

发明内容

各种实施例提供一种功率晶体管布置。功率晶体管布置可以包括：载体，包括至少主区域以及第一端子区域和第二端子区域，主区域、第一端子区域和第二端子区域相互电隔离；第一功率晶体管，具有控制电极以及第一功率电极和第二功率电极，第一功率晶体管被布置于载体的主区域上，使得第一功率晶体管的第一功率电极面朝载体的主区域并且电耦合至载体的主区域；第二功率晶体管，具有控制电极以及第一功率电极和第二功率电极，第二功率晶体管被布置于第一端子区域和第二端子区域上，使得第二功率晶体管的控制电极和第二功率晶体管的第一功率电极面朝载体的端子区域。第二功率晶体管的控制电极可以电耦合至载体的第一端子区域，并且第二功率晶体管的第一功率电极可以电耦合至载体的第二端子区域。

附图说明

在附图中，相同的参考标号贯穿不同视图通常指代相同部分。附图未必按比例绘制，而是主要着眼于图示本发明的原理。在以下描述中，参考以下附图描述本发明的各种实施例，在附图中：

图1示出根据各种实施例的功率晶体管布置；

图2示出根据各种实施例的功率晶体管布置；

图3示出根据各种实施例的功率晶体管布置；

图4示出根据各种实施例的功率晶体管布置；

图5示出根据各种实施例的共源共栅电路；以及

图6A和图6B示出根据各种实施例的功率晶体管布置。

具体实施方式

以下详细描述参考借由图示来示出在其中实施本发明的具体细节和实施例的附图。

在本文中措辞“示例性的”用来意指“用作示例、例子或者图示”。在本文中所描述的为“示例性的”任何实施例或者设计未必解释为相对于其它实施例或者设计为优选的或者有利的。

关于形成于侧部或者表面“之上”的沉积材料而使用的措辞“之上”在本文中可以用于意指可以“直接”在隐含的侧部或者表面“上”（例如与其直接接触）形成沉积材料。关于形成于侧部或者表面“之上”的沉积材料而使用的措辞“之上”在本文中可以用于意指可以通过被布置在隐含的侧部或者表面与沉积材料之间的一个或者多个附加层来“间接”在隐含的侧部或者表面“上”形成沉积材料。

各种实施例提供用于功率应用的低感应性封装体。

图1至图4示出根据各种实施例的功率晶体管布置100。

图1示出功率晶体管布置100的顶视图，并且图2示出其中示出功率晶体管布置100的背侧的一部分的透视图。

功率晶体管布置100可以包括载体102、第一功率晶体管110和第二功率晶体管120。载体102可以包括至少主区域104、第一端子区域106和第二端子区域108。主区域104、第一端子区域106和第二端子区域108相互电隔离。

如图1和图2所示，第一功率晶体管110可以包括控制电极112、第一功率电极114和第二功率电极116。在各种实施例中，第一功率晶体管110可以被布置于载体102的主区域104上，使得第一功率晶体管110的第一功率电极114面朝载体102的主区域104并且电耦合至载体102的主区域104。例如，在图1和图2中第一功率晶体管110的第一功率电极114在第一功率晶体管110的背侧处。

在各种实施例中，第一功率晶体管110可以被布置于载体102的主区域104上，使得第一功率晶体管110的控制电极112背离载体102的主区域103。