[发明专利]一种提高ADC+FPGA数字接收系统灵敏度的抖动发生装置及抖动产生方法

权利要求书

1.一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，包括：耦合器(1)、模拟数字转换器(2)、数字模拟转换器(3)、模拟低通滤波器(4)、放大器(5)和现场可编程逻辑阵列(6)，其中，所述耦合器(1)、模拟数字转换器(2)、现场可编程逻辑阵列(6)顺次连接，所述现场可编程逻辑阵列(6)与数字模拟转换器(3)、模拟低通滤波器(4)、放大器(5)、耦合器(1)顺次连接。

2.如权利要求1所述的一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，所述耦合器(1)将无混叠的模拟输入信号和窄带抖动信号耦合，产生带有抖动的模拟输入信号，所述模拟数字转换器(2)将抖动的模拟输入信号量化成数字信号，所述数字模拟转换器(3)将抖动的二进制数字信号转变为离散信号，所述模拟低通滤波器(4)对数字模拟转换器(3)输出的离散噪声信号进行滤波，滤除杂散和谐波信号，输出连续的窄带抖动信号，所述放大器(5)将窄带抖动信号放大。

3.如权利要求2所述的一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，所述现场可编程逻辑阵列(6)中包括数字信号处理模块(61)，用于将接收到的模拟数字转换器(2)采集的数字信号进行处理，滤除加扰的抖动信号，计算接收信号信息。

4.如权利要求3所述的一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，所述数字信号处理模块(61)中包括数字下变频器和数字滤波器。

5.如权利要求2所述的一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，所述现场可编程逻辑阵列(6)中还包括抖动信号发生模块(62)，在现场可编程逻辑阵列中实现伪随机码发生，经数字滤波后变为窄带数字噪声，然后再进入数字模拟转换器(3)，将二进制数字信号转变为离散信号，再通过模拟低通滤波器(4)，将离散信号转变为连续噪声信号，再放大，耦合到模拟输入信号。

6.如权利要求5所述的一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，所述抖动信号发生模块(62)包括伪随机码发生器和数字带通滤波器，所述数字带通滤波器与所述数字模拟转换器(3)相连接。

7.如权利要求2所述的一种提高ADC+FPGA的数字接收系统灵敏度的抖动发生装置，其特征在于，所述现场可编程逻辑阵列(6)中还包括噪声信号控制模块(63)，用于控制抖动信号发生模块(62)，从而控制窄带抖动信号的中心频率和带宽。

8.一种提高ADC+FPGA的数字接收系统灵敏度的抖动产生方法，其特征在于，包括如下步骤：

步骤一，现场可编程逻辑阵列接收模拟输入信号的频率信息，控制抖动信号发生模块中的数字带通滤波器的系数，以及据此控制抖动噪声信号的中心频率和带宽；

步骤二，伪随机码发生器工作，输出的伪随机码进入数字带通滤波器；

步骤三，滤波输出的窄带噪声信号依次进入数字模拟转换器、模拟低通滤波器和放大器，最后通过耦合器加扰输入信号；

步骤四，模拟数字转换器采集带有抖动的信号，进入现场可编程逻辑阵列进行数字信号处理，通过数字信号处理模块滤除抖动信号，得到数字量输出信息。

9.如权利要求8所述的一种提高ADC+FPGA的数字接收系统灵敏度的抖动产生方法，其特征在于，在所述步骤一中，使抖动噪声信号的中心频率在0-Fs/2的某个频点上，保证抖动信号与模拟输入信号的频带不重叠，Fs为采样率。