[发明专利]具有垂直功率MOS晶体管的集成电路

说明书

本申请是2012年7月11日提交的标题为“Apparatus and Method forPower MOS Transistor”的美国专利申请序列号13/546,506的部分继续，其内容结合于此作为参考。

技术领域

本发明总的来说涉及半导体领域，更具体地，涉及具有垂直功率MOS晶体管的集成电路。

背景技术

由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)集成密度的提高，半导体行业经历了快速发展。在很大程度上，集成密度的这种提高源于半导体工艺节点的缩小(例如，缩小工艺节点至亚20nm节点)。随着半导体器件的按比例缩小，需要新技术来一代代维持电子部件的性能。例如，期望晶体管的低栅极-漏极电容和低导通阻抗可以满足功率应用的要求。此外，期望在相同的半导体管芯上集成垂直功率晶体管与横向功率晶体管。

随着半导体技术的发展，金属氧化物半导体场效应晶体管(MOSFET)已经广泛地被用于当今的集成电路。MOSFET是电压控制器件。当向MOSFET的栅极施加控制电压并且控制电压大于MOSFET的阈值时，在MOSFET的漏极和源极之间构建传导沟道。结果，电流在MOSFET的漏极和源极之间流动。另一方面，当控制电压小于MOSFET的阈值时，相应地截止MOSFET。

MOSFET可包括两大类。一种是n沟道MOSFET，另一种是p沟道MOSFET。根据结构的不同，MOSFET还能被分为两子类，即沟槽功率MOSFET和横向功率MOSFET。在n沟道沟槽功率MOSFET中，p体区用于形成沟道，其中沟道耦合在形成在p体区之上的源极区和形成在p体区之下的漏极区之间。此外，在沟槽功率MOSFET中，漏极和源极置于晶圆的相对侧。可具有包括形成在沟槽功率MOSFET的漏极和源极之间的栅电极的沟槽结构。

沟槽功率MOSFET通常已知为垂直功率MOSFET。由于低栅极驱动功率、快切换速度以及低导通阻抗，垂直功率MOSFET已经广泛用于高电压和高电流应用。

发明内容

根据本发明的一个方面，提供了一种半导体器件，包括：第一垂直晶体管，包括形成在第一导电性的衬底之上的第二导电性的第一区、自第一区生长的第二区、形成在第二区中的第一导电性的第三区、形成在第三区中的第二导电性的第一漏极/源极区、第一沟槽、第二导电性的第二漏极/源极区和第二沟槽，其中，第一沟槽包括形成在第一沟槽的底部中的介电层和形成在第一沟槽的上部中的栅极区，第二漏极/源极区形成在第二区中并且第二漏极/源极区与第一漏极/源极区位于第一沟槽的相对侧，并且第二沟槽耦合在第二漏极/源极区和第二区之间，第二沟槽的深度与第一沟槽的深度相同；以及多个横向晶体管，形成在衬底之上的第二区中。

优选地，第二沟槽的宽度大于第一沟槽的宽度。

优选地，第二沟槽被配置为沿第二沟槽的侧壁生成累积层。

优选地，第一区是隐埋层，第二区是外延层，以及第三区是体区。

优选地，横向晶体管选自包含高压N型MOS晶体管、高压P型MOS晶体管、低压N型MOS晶体管、低压P型MOS晶体管和它们的任何组合的组。

优选地，该半导体器件还包括第二垂直晶体管，第一垂直晶体管和第二垂直晶体管共享第二沟槽。

优选地，第二垂直晶体管和第一垂直晶体管并联。

优选地，栅极区耦合至所述第二沟槽。

优选地，该半导体器件还包括：高压阱，形成在第二区中，其中，第二区是P型外延层，以及高压阱是N型高压阱。

优选地，该半导体器件还包括：多个隔离区，将横向晶体管和第一垂直晶体管分隔开。

根据本发明的另一方面，提供了一种器件，包括：第一垂直晶体管，包括第一漏极/源极区、第一栅极、第二漏极/源极区和第二沟槽，其中，第一漏极/源极区具有第一导电性并形成在衬底中形成的第一半导体层之上，第一栅极形成在第一沟槽中，第一沟槽包括形成在第一栅极下方的介电层，第二漏极/源极区具有第一导电性，第一漏极/源极区和第二漏极/源极区形成在第一栅极的相对侧，并且第二漏极/源极区形成在第一半导体层中，第二沟槽的深度与第一沟槽的深度相同，并且第二沟槽和第一沟槽形成在第二漏极/源极区的相对侧；以及多个横向晶体管，形成在与第一半导体层类似的第二半导体层中，横向晶体管选自包含高压N型MOS晶体管、高压P型MOS晶体管、低压N型MOS晶体管、低压P型MOS晶体管和它们的任何组合的组。

优选地，第一半导体层是第一高压阱；以及第二半导体层是第二高压阱，第一高压阱和第二高压阱的特性类似。