[发明专利]具有提高的掩模选择比的蚀刻有效
| 申请号： | 201210563858.X | 申请日： | 2012-12-21 |
| 公开（公告）号： | CN103208420A | 公开（公告）日： | 2013-07-17 |
| 发明（设计）人： | 阿南塔·因德拉坎提;拉金德尔·迪恩赛 | 申请（专利权）人： | 朗姆研究公司 |
| 主分类号： | H01L21/311 | 分类号： | H01L21/311;H01J37/32 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 李献忠 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 提高 选择 蚀刻 | ||
1.一种在等离子体处理室中在布置于掩模下的电介质蚀刻层中蚀刻特征的方法，其包括：
使蚀刻气体流入所述等离子体处理室内；
在所述特征的所述蚀刻期间，将顶部外侧电极保持在至少150℃的温度；
使所述蚀刻气体形成等离子体，所述等离子体蚀刻所述蚀刻层。
2.根据权利要求1所述的方法，其中所述蚀刻气体流入到流出所述等离子体处理室的时间少于12毫秒。
3.根据权利要求2所述的方法，还包括保持在至少20毫乇的压强。
4.根据权利要求3所述的方法，还包括提供至少为1500伏的偏压。
5.根据权利要求4所述的方法，其中，所述使所述蚀刻气体形成所述等离子体使用电容耦合以使所述蚀刻气体形成所述等离子体。
6.根据权利要求5所述的方法，其中，所述电容耦合通过底部电极提供功率，并且其中所述顶部中央电极和所述顶部外侧电极接地。
7.根据权利要求6所述的方法，还包括设置大于4的接地面积与功率供给面积的比。
8.根据权利要求7所述的方法，其中，所述使所述蚀刻气体形成所述等离子体提供至少360秒的稳定状态。
9.根据权利要求8所述的方法，其中，所述特征中的一些具有至少为30:1的深宽比并且CD不超过35纳米。
10.根据权利要求1所述的方法，其中，所述掩模是硅。
11.根据权利要求10所述的方法，其中，所述电介质层是氮化硅或氧化硅中的至少一种。
12.根据权利要求11所述的方法，其中，所述电介质层是氮化硅和氧化硅双层。
13.根据权利要求12所述的方法，其中，所述特征中的一些具有至少为30:1的深宽比并且CD不超过35纳米。
14.根据权利要求13所述的方法，其中，所述特征中的一些具有至少为50:1的深宽比并且其中不到1％的所述特征有蚀刻停止。
15.根据权利要求1所述的方法，还包括保持在至少20毫乇的压强。
16.根据权利要求1所述的方法，还包括提供至少为1500伏的偏压。
17.根据权利要求1所述的方法，还包括设置大于4的接地面积与功率供给面积的比。
18.根据权利要求11所述的方法，其中，所述特征中的一些具有至少为30:1的深宽比且CD不超过35纳米。
19.根据权利要求18所述的方法，其中，所述特征中的一些具有至少为50:1的深宽比并且其中不到1％的所述特征有蚀刻停止。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于朗姆研究公司，未经朗姆研究公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210563858.X/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
