[发明专利]一种监测和补偿大尺寸芯片产品光刻拼接精度的方法

说明书

技术领域

本发明涉及集成电路装备制造技术领域，特别涉及一种监测和补偿大尺寸芯片产品光刻拼接精度的方法。

背景技术

现行主流光刻机的曝光视场的最大面积为26*33mm，而实际应用中某些单个芯片的尺寸要大于光刻机的曝光场，例如全幅CIS的芯片尺寸为36*24mm， 摄影棚用相机的尺寸为如60*60mm。对于这种超过光刻机曝光视场的芯片的制造，需要使用拼接工艺来制造大于光刻视场的芯片。

传统光刻中，芯片尺寸小于或者等于光刻机的曝光市场，单次曝光完成单个芯片的光刻。芯片周围的切割道（Scribe line）中可以放置线宽和套刻等测量标记对工艺进行监控。通过监控结果反馈和补偿光刻的套刻精度。

在这种大尺寸芯片所需要的拼接光刻中：光刻版上多个模块经过多次曝光拼接为一个芯片(有些模块如CIS芯片的感光模块会经过多次重复曝光拼接成更大的感光单元)。这种拼接模块之间都是芯片的电路图形，无法放置测量标记如套刻标记或者只能放置部分套刻标记，例如可以放置在非拼接的一侧的切割道上。但套刻误差的数学模型中，包含场间误差和场内误差，其中场内误差必须要有曝光场上下左右四个角的套刻误差测量结果。对于拼接光刻的模块，无法在上下左右四个角都放置套刻测量标记，只能放置部分套刻标记。所以放置部分套刻标记是无法测量出场内误差的。这就表明对于大尺寸芯片的光刻工艺中，光刻的套刻精度和拼接精度无法被监控和补偿，这对大尺寸芯片的生产造成很大的难度。

如何监控和补偿拼接光刻工艺的拼接精度是需要解决的难题。

发明内容

本发明的目的在于提供一种监测和补偿大尺寸芯片产品光刻拼接精度的方法。

一种监测和补偿大尺寸芯片产品光刻拼接精度的方法，在光刻拼接工艺中，通过在大尺寸芯片区域外同时进行等于或者小于光刻机曝光视场的光刻，形成所谓虚拟曝光场，利用虚拟曝光场的套刻监测标记或其他测量标记的套刻测量结果来监测和补偿大尺寸芯片区域的光刻拼接精度，从而提升大尺寸芯片产品光刻拼接精度。

本发明的一种监测和补偿大尺寸芯片光刻拼接精度的方法，包括如下步骤：

步骤S01：设计拼接光刻版； 

步骤S02：进行第一层曝光，包括对大尺寸芯片的拼接光刻和虚拟曝光场的曝光； 

步骤S03：进行第二层曝光，包括对所述第二层曝光的大尺寸芯片的拼接光刻和虚拟曝光场的曝光；

步骤S04: 以第一层曝光后得到的虚拟曝光场为基准，测量得到所述第二层曝光的虚拟曝光场的套刻测量结果；

步骤S05：利用所述套刻测量结果来监测和补偿所述第二层曝光的大尺寸芯片的光刻拼接精度。

优选地，所述第一层为集成电路制造工艺多个层次中的任意一层，第一层曝光为该任意一层的曝光，所述第二层为所述第一层的后续任意一层。

优选地，所述第二层为所述第一层的后续任意一层，所述第二层曝光为该后续任意一层的曝光。

优选地，所述虚拟曝光场包含所述拼接光刻版版图图形和测量标记，并且所述虚拟曝光场不大于光刻机最大视场尺寸。

优选地，利用所述虚拟曝光场的测量标记来测量得到所述套刻测量结果。 

优选地，所述测量标记为套刻监测标记或其他测量标记。

优选地，所述测量标记在光刻机最大视场尺寸内并且放置在所述拼接光刻版版图图形区的最外围四周。

优选地，在步骤S04中，分别以第一层曝光和第二层曝光的所述虚拟曝光场的测量标记来测量得到所述第二层曝光的虚拟曝光场的套刻测量结果。

优选地，所述的拼接光刻版版图图形是由小尺寸图形组合而成。

优选地，所述的小尺寸图形之间有遮光带。

优选地，所述测量标记与所述小尺寸图形之间的距离不小于所述遮光带尺寸的最小值。

优选地，所述虚拟曝光场是对所述拼接光刻版的版图图形进行一次曝光得到的。 

优选地，还可以重复步骤S03-S05进行后续的每一层曝光，监测和补偿对后续每一层曝光的大尺寸芯片的光刻拼接精度。

优选地，所述大尺寸芯片，包括图像传感器类型的芯片。

本发明的一种监测和补偿大尺寸芯片产品光刻拼接精度的方法，在对大尺寸芯片的光刻拼接工艺中，通过在大尺寸芯片区域外形成带有测量标记的虚拟曝光场，利用该虚拟曝光场的测量标记来测量得到虚拟曝光场的套刻测量结果，从而利用此套刻测量结果来监测和补偿大尺寸芯片区域的光刻拼接精度，从而提升大尺寸芯片产品光刻拼接精度。

附图说明