[发明专利]采用高电压反注入的功率晶体管

说明书

技术领域

一般而言，本文描述的实施例涉及半导体器件，具体而言，涉及金属氧化物半导体(MOS)器件，更具体而言，涉及高电压MOS器件的结构和制造方法。

背景技术

高电压金属氧化物半导体(HVMOS)器件广泛应用于许多电子器件，诸如输入/输出(I/O)电路、CPU电源供应器、功率管理系统、AC/DC交换器等。存在各种形式的HVMOS器件。对称HVMOS器件可以在源极侧和漏极侧具有对称结构。可以对漏极侧和源极侧施加高电压。不对称HVMOS器件可以在源极侧和漏极侧具有不对称结构。

HVMOS结构具有额定电流和额定击穿电压，它们是沟道尺寸的函数。当在“导通”状态时，理想的HVMOS器件在源极和漏极之间显示高击穿电压和低电阻。通常成组形成和操作功率MOS器件，包括HVMOS结构，其中并联操作多个功率MOS器件以在多个器件之间分配电流。当接近高电压或在高电压下操作多个器件时，可以采用若干技术包括浅沟槽隔离(STI)和其他外围高电压n阱(HVNW)和p阱(HVPW)来隔离器件。

发明内容

为了解决现有技术中的问题，根据本发明的一方面，提供了一种用于形成器件的方法，包括：提供衬底；在所述衬底上形成隐埋层；在位于所述隐埋层上方的衬底中形成具有第一导电类型的主阱；在所述主阱中形成具有第二导电类型的漂移漏极；以及在所述主阱中对具有所述第一导电类型的反注入区域进行注入，所述反注入区域介于所述漂移漏极和所述隐埋层之间。

在所述的方法中，至少通过在第一深度处进行第一离子注入和在小于所述第一深度的第二深度处进行第二离子注入来形成所述主阱，并且，通过在小于所述第一深度且大于所述第二深度的第三深度处进行第三离子注入来形成所述反注入区域。

在所述的方法中，至少通过在第一深度处进行第一离子注入和在小于所述第一深度的第二深度处进行第二离子注入来形成所述主阱，并且，通过在小于所述第一深度且大于所述第二深度的第三深度处进行第三离子注入来形成所述反注入区域，其中，所述第一离子注入的浓度为约4.0E12和约5.0E12之间，所述第二离子注入的浓度为约2.5E12和约3.5E12之间。

在所述的方法中，至少通过在第一深度处进行第一离子注入和在小于所述第一深度的第二深度处进行第二离子注入来形成所述主阱，并且，通过在小于所述第一深度且大于所述第二深度的第三深度处进行第三离子注入来形成所述反注入区域，其中，所述第一离子注入的浓度为约4.0E12和约5.0E12之间，所述第二离子注入的浓度为约2.5E12和约3.5E12之间，所述第三离子注入的浓度为约2.0E12和约3.0E12之间。

在所述的方法中，形成所述漂移漏极包括在所述衬底上方施加第一图案掩模以及通过所述第一图案掩模中的一个或多个开口对所述漂移漏极进行注入，并且，对反注入区域进行注入包括通过所述第一图案掩模中的一个或多个开口对所述反注入区域进行注入。

在所述的方法中，形成所述漂移漏极包括在所述衬底上方施加第一图案掩模以及通过所述第一图案掩模中的一个或多个开口对所述漂移漏极进行注入，并且，对反注入区域进行注入包括通过所述第一图案掩模中的一个或多个开口对所述反注入区域进行注入，其中，对反注入区域进行注入包括对至少两个反注入区域进行注入，所述反注入区域被非漂移区域隔开。

在所述的方法中，形成所述漂移漏极包括在所述衬底上方施加第一图案掩模以及通过所述第一图案掩模中的一个或多个开口对所述漂移漏极进行注入，并且，对反注入区域进行注入包括通过所述第一图案掩模中的一个或多个开口对所述反注入区域进行注入，其中，对反注入区域进行注入包括对至少两个反注入区域进行注入，所述反注入区域被非漂移区域隔开，所述的方法还包括在对所述反注入区域进行注入之后，在所述漂移漏极的至少一部分中形成源极和漏极。

在所述的方法中，形成所述漂移漏极包括在所述衬底上方施加第一图案掩模以及通过所述第一图案掩模中的一个或多个开口对所述漂移漏极进行注入，并且，对反注入区域进行注入包括通过所述第一图案掩模中的一个或多个开口对所述反注入区域进行注入，其中，对反注入区域进行注入包括对至少两个反注入区域进行注入，所述反注入区域被非漂移区域隔开，所述的方法还包括在所述衬底的表面上形成栅极结构，所述栅极结构覆盖所述漂移漏极的至少一部分。