[发明专利]设计带隙的MOS栅功率晶体管

说明书

本申请是国际申请日为2005年10月07日、中国国家阶段申请号为200580034226.2、题为“设计带隙的MOS栅功率晶体管”的发明专利申请的分案申请。

本申请要求2004年10月7日提交的美国临时申请第60/617,167号、第60/617,464号、第60/617,463号和第60/617,168号的优先权，其内容通过引用结合于此。

背景

本发明一般涉及功率晶体管，尤其涉及具有硅锗(SiGe)源、阱、沟道、多晶硅锗栅或其组合的金属氧化物半导体栅(MOS栅)功率晶体管。

沟槽栅功率MOSFET器件是用于诸如DC-DC转换器之类的若干高要求应用的普遍选择。这些应用可能非常苛刻，从而对这些晶体管施加了极大的压力。例如，作为进入电感负载的大电流的源和宿可能导致在器件端子的一个或多个处的大电压瞬变。具体而言，由沟槽栅功率MOSFET经历的大电压偏移可激活寄生npn晶体管，从而导致破坏性的失效。在大的瞬变对器件的体二极管正向偏压时可发生灾难性较小但仍使性能劣化的事件，从而减慢晶体管的反向恢复。

这些电感效应可限制DC-DC转换器的效率，从而浪费功率。对效率的其它限制包括沟槽栅功率MOSFET自身的物理限制。例如，寄生阻抗可导致器件的功率耗散和加热。这些寄生阻抗中有器件的栅的串联电阻。尽管该串联电阻可利用硅化物来减小，但由于这些晶体管的物理结构，该过程的功效是有限的。沟道电阻，即Ron也限制了器件性能，因此限制了转换器效率。较大的器件可减小Ron，但这导致更昂贵的器件。

因此，所需要的是提供对大瞬态电压的影响具有提高的抵抗性的晶体管并通过减小寄生阻抗来提供提高的性能的器件、方法和工艺。

概要

因此，本发明的实施例提供了可改进对瞬态电压的抵抗性并减小寄生阻抗的器件、方法和工艺。

本发明的实施例提供对非箝位感应开关和其它瞬态电压事件具有提高的抵抗性的晶体管。例如，本发明的一个示例性实施例提供一种具有SiGe源的沟槽栅功率MOSFET器件。SiGe源通过减小基体或阱区中的空穴电流来减小寄生npn晶体管的增益，从而减小在非箝位感应开关事件后的闭锁情况的可能性。也可去除连接到该器件上的基体以减小晶体管单元的大小。

本发明的另一个示例性实施例提供具有SiGe基体或阱区的沟槽栅功率MOSFET器件。在体二极管导通时SiGe基体可减小空穴电流，从而减小其反向恢复期间的功率损失。

本发明的实施例也可改进器件的特性。例如，本发明的一个示例性实施例通过结合多晶SiGe栅来减小寄生栅阻抗。另一个实施例通过使用器件栅附近的SiGe层来提供具有减小的沟道电阻的沟道。

提高对电压瞬变的抵抗性的改进和增强器件性能的改进不是互斥的。例如，使用SiGe基体减小了沟道阻抗，而基体区中的SiGe层改进了体二极管反向恢复。这些实施例可用于改进n沟道或p沟道器件。本发明的实施例可结合本文所述的这些或其它特征中的一个或多个。

附图简述

图1是通过结合本发明的一个实施例改进的n沟道沟槽栅功率MOSFET的横截面；

图2示出了根据本发明的一个实施例的具有SiGe源的n沟道沟槽栅功率MOSFET的横截面；

图3示出穿过图2所示的器件的源-阱区的能带结构；

图4是根据本发明的一个实施例的具有SiGe源的沟槽栅功率MOSFET的制造方法的流程图；

图5是通过结合本发明的一个实施例改进的n沟道沟槽栅功率MOSFET的横截面；

图6是根据本发明的一个实施例的具有SiGe阱的n沟道沟槽栅功率MOSFET的横截面；

图7示出图6所示的MOSFET的净掺杂(net doping)和锗摩尔分数；

图8是根据本发明的一个实施例的具有SiGe阱区的沟槽栅功率MOSFET的制造方法的流程图；

图9是通过结合本发明的一个实施例改进的n沟道沟槽栅功率MOSFET的横截面；

图10是根据本发明的一个实施例的具有多晶SiGe栅的n沟道沟槽栅功率MOSFET的横截面；

图11示出对于各种材料的作为硼浓度的函数的材料电阻率；

图12示出包括p沟道高侧功率MOSFET器件和n沟道低侧功率MOSFET器件的DC-DC转换器输出；

图13示出通过结合本发明的一个实施例提供的效率增加；

图14是根据本发明的一个实施例的具有多晶SiGe栅的沟槽栅功率MOSFET的制造方法的流程图；