[发明专利]功率签名扰乱

说明书

技术领域

本发明涉及数据处理装置，设法使该数据处理装置的内部操作相对外部观察者而言被隐藏。具体地，本发明涉及将这样的数据处理装置布置为使得外部观察者通过观察数据处理装置的功耗难以推断出正执行的数据处理操作。

背景技术

已经知道，其中采取措施来使被执行的数据处理操作相对外部观察者而言被隐藏的数据处理装置已被提供。例如，诸如智能卡中的数据处理装置通常按照使得功率分析攻击(SPA或DPA)较少可能成功的方式来配置。这样的功率分析攻击的目的是通过观察数据处理装置的功耗来推断有关数据处理装置正执行的指令和/或数据处理装置正处理的数据值的信息。已经知道，这样的当前的功率分析攻击可能是精明的，这涉及响应于给定激励而重复对数据处理装置的观察并且对结果执行复杂的统计分析来试图推断出有关正被执行的数据处理操作的信息。正被数据处理装置处理的数据值通常是最受关注的信息，因为这些可能涉及以其他方式被加密的敏感信息，例如，存储在智能卡上的个人或金融信息。

防御功率分析攻击的一种方法是不管正被执行的具体数据处理操作如何都设法确保数据处理装置具有统一的功耗。然而，在实践中，实现此是非常困难的，因为功耗将依赖于正被执行的指令的类型和正被处理的数据值。

防御这样的攻击的一种替代方法是将数据处理装置布置为使得其功耗在每次同样的数据处理操作(即，对于同样的指令和同样的数据值)被执行时都不同。在这样的数据处理装置的实现中已知多种按照此种方式改变功耗的技术，然而，(从构造方面来看)这些技术通常被强迫处于相对较高的水平，例如，被编程作为数据处理装置正执行的算法的部分。这意味着设置这样的设备的技术人员必须意识到实现此数据处理装置所涉及的易受功率分析攻击的每方面。

因此，希望提供一种数据处理装置，其中对功率分析攻击的抵抗是其构造的固有特征，从而使得其对这样的攻击的抵抗更可靠。

发明内容

从第一方面来看，本发明提供了一种数据处理装置，该数据处理装置被配置为响应于数据处理指令来对至少一个数据值执行数据处理操作，该数据处理装置包括：延迟单元，所述延迟单元位于所述数据处理装置内的一路径上，所述延迟单元被配置为对所述路径上的信号的传送施加延迟，其中，所述路径上的所述信号的传送形成所述数据处理操作的部分，其中，所述数据处理装置被配置为在预定时间点确定所述数据处理操作的结果，所述预定时间点比所述数据处理操作的开始落后预定时间间隔，并且其中，所述延迟单元被配置为使得用于所述数据处理操作被执行的时间加上所述延迟小于所述预定时间间隔，并且其中，所述延迟单元被配置为使得所述延迟针对响应于所述数据处理指令对所述至少一个数据值的所述数据处理操作的后续执行而被改变。

根据本发明的技术，数据处理装置内的一路径被设有延迟单元，延迟单元被配置用来延迟沿着该路径传送的信号，此信号沿着该路径的传送形成响应于数据处理指令对数据值的数据处理操作的部分。应当理解，这里的数据处理指令可被理解为形成(例如，以汇编语言所写的)程序指令序列的一部分的指令，但是也可等同地，例如表示(例如，硬连线加密引擎中的)状态机提供的控制值集合。

该数据处理装置被配置为在预定时间点(例如，在下降时钟沿处)确定数据处理操作的结果，所述预定时间点落后于数据处理操作的开始达预定时间间隔(例如，数据处理操作通过上升时钟沿开始并且时间间隔是上升时钟沿和接着的下降时钟沿之间的时间段)。延迟单元被配置为对所述路径施加延迟以使得用于数据处理操作被执行的时间加上所述延迟小于此预定时间间隔。例如，在数据处理操作是两个数据值的相加并且数据处理装置内的加法器被配置为在上升时钟沿后开始加法操作的情况中，数据处理装置被配置为将结果值确定为在随后的下降时钟沿时在加法器输出处呈现的值。在此示例的情形中，延迟单元被配置为对所述路径施加延迟，使得执行加法操作所需的时间和强迫的延迟的组合不超过时钟沿之间的间隔，并且因此，加法器的输出不受延迟的引入的影响。

延迟单元还被配置为使得当同样的数据处理操作再次被执行(即通过同样的数据处理指令发起并且对同样的数据值进行操作)时，延迟被改变。