[发明专利]功率签名扰乱

权利要求书

1.一种数据处理装置，该数据处理装置被配置为响应于数据处理指令来对至少一个数据值执行数据处理操作，所述数据处理装置包括：

延迟单元，所述延迟单元位于所述数据处理装置内的路径上，所述延迟单元被配置为对所述路径上的信号的传送施加延迟，其中，所述路径上的所述信号的传送形成所述数据处理操作的部分，

其中，所述数据处理装置被配置为在预定时间点确定所述数据处理操作的结果，所述预定时间点比所述数据处理操作的开始落后预定时间间隔，并且其中，所述延迟单元被配置为使得用于所述数据处理操作被执行的时间加上所述延迟小于所述预定时间间隔，并且

其中，所述延迟单元被配置为使得针对响应于所述数据处理指令对所述至少一个数据值的所述数据处理操作的后续执行而改变所述延迟。

2.根据权利要求1所述的数据处理装置，其中，所述数据处理装置被配置为同步地操作并且所述预定时间间隔为时钟间隔。

3.根据权利要求1所述的数据处理装置，其中，所述数据处理装置被配置为异步地操作并且所述预定时间间隔为握手事件之间的间隔。

4.根据权利要求1所述的数据处理装置，其中，所述延迟的长度参考随机控制源来确定。

5.根据权利要求1所述的数据处理装置，其中，所述延迟的长度通过确定性算法来确定。

6.根据权利要求1所述的数据处理装置，其中，所述数据处理装置包括至少一个另外的延迟单元，这些至少一个另外的延迟单元位于所述数据处理装置内的至少一个另外的路径上，所述至少一个另外的延迟单元被配置为向所述至少一个另外的路径上的另外的信号的传送施加另外的延迟，其中，所述至少一个另外的路径上的所述另外的信号的传送形成所述数据处理操作的部分，

并且其中，所述至少一个另外的延迟单元被配置为使得所述数据处理操作被执行的所述时间加上所述另外的延迟小于所述预定时间间隔，并且

其中，所述至少一个另外的延迟单元被配置为使得所述另外的延迟针对所述数据处理操作的后续执行而被改变。

7.根据权利要求6所述的数据处理装置，其中，所述延迟单元和所述至少一个另外的延迟单元被配置为使得所述延迟和所述另外的延迟彼此不同。

8.根据权利要求1所述的数据处理装置，其中，所述路径是数据路径，并且所述信号表示所述至少一个数据值的至少一个数据比特。

9.根据权利要求8所述的数据处理装置，其中，所述至少一个数据值包括多个数据比特并且所述信号表示所述多个数据比特。

10.根据权利要求8所述的数据处理装置，其中，所述至少一个数据值包括多个数据比特并且所述信号表示所述多个数据比特中的一个数据比特。

11.根据权利要求1所述的数据处理装置，其中，所述路径是控制路径，并且所述信号表示被布置用来将所述数据处理装置配置为对所述至少一个数据值执行所述数据处理操作的控制值。

12.根据权利要求11所述的数据处理装置，其中，所述控制值将执行单元配置为执行所述数据处理操作。

13.根据权利要求11所述的数据处理装置，其中，所述至少一个数据值是根据所述控制值而从数据存储库提取出的。

14.根据权利要求13所述的数据处理装置，其中，所述数据存储库是寄存器组。

15.根据权利要求1所述的数据处理装置，其中，所述路径是时钟路径，并且所述信号表示时钟信号，其中，所述数据处理装置被配置为参考所述时钟信号来执行所述数据处理操作。

16.根据权利要求1所述的数据处理装置，其中，所述延迟是参考系统寄存器中所存储的值来确定的。

17.根据权利要求16所述的数据处理装置，其中，所述系统寄存器中所存储的所述值由另外的数据处理指令设定。