[发明专利]一种提高非挥发性快闪存储器高密度存储特性的操作方法

说明书

技术领域

本发明涉及非挥发性快闪存储器(Flash)的操作方法，特别是一种在局部俘获型存储器的高密度多值存储编程后，能有效提高存储保持特性、增强存储器件的耐受性的方法。

背景技术

如今，非挥发性快闪存储器已广泛地应用于各种便携式电子产品，比如数码相机、个人数字助理、移动电话和手提电脑等，高容量和低成本的flash存储器已经成为市场的迫切需求。然而随着存储器的单元尺寸进一步减小，接近物理极限时，通过减小单元尺寸来增大存储容量的方法就越来越难实现，因此多值单元存储的概念一经提出，立刻就吸引了大家目光。但是在现有的多值存储方法中，为了能将多值单元存储的信息准确地读出，不同编程状态的阈值电压之间必须要有足够的间距。但是受存储单元总的阈值电压分布范围的限制，在实现3位以上的多值存储时，每一个阈值电压允许的分布范围就很窄，且不同阈值电压的间距又很小，并且使用高密度存储器件的编程/擦除的耐受力和保持特性的退化非常严重，因此使用现有的编程技术很难精确地将存储单元的阈值电压反复多次编程到特定值。

当器件在多次反复编程擦除后，Si与SiO₂界面上的界面态以及氮化硅层中的缺陷数目都迅速增加而且在存储层中存在大量的浅能级的电子，使得氮化硅层中捕获的电荷更容易发生复合、丢失，造成阈值电压的漂移。因此如何能有效的提高多值存储器件的重复使用率，以及编程后信息存储的保持特性，是目前多值存储发展中的一个重点难点。

局部俘获型硅-二氧化硅-氮化硅-二氧化硅-硅(SONOS)非挥发性快闪存储器能在一个存储单元的左右两边的源、漏结上方的Si₃N₄层中各实现1比特的局部存储，相比于传统的SONOS存储器，局部俘获型SONOS存储器能实现每个单元2比特的存储，NROM是它的典型代表。但如果要在NROM单元每边实现3比特的存储，就相当于要在3V的操作窗口中实现8个阈值电压分布，传统的CHE编程技术是很难实现这样小的分布区间(0.3V)。

因此寻找一种新的多值存储的操作方法，既能够实现提高编程精度，同时又能提高反复编程/擦除后器件的保持特性与耐受特性，对于提高单位面积的存储量有重大意义。

发明内容

本发明目的是：针对局部俘获型Flash存储器，提出了一种增强高密度多值存储特性的新方法。这种方法在实现存储窗口增加一倍，达到多值存储的目的的同时显著提高的器件的存储特性。相对于以往的多值操作方法操作，该操作使每个存储单元在反复多次编程/擦除后，不但耐受特性有明显提高，而且保持特性也有提高。

本发明技术方案是：提高非挥发性快闪存储器高密度多值存储特性的操作方法，根据本发明，局部俘获型多值单元的存储操作包括下面的步骤。

首先将局部俘获型非挥发性快闪存储单元的初始状态调整到阈值电压-2V～-1V：为了实现擦除后局部俘获型存储单元左右两边存储位的阈值电压相同，且存储位在存储层中存储的电荷沿着沟道均匀的分布。本发明首先采用双边的带-带遂穿热空穴注入(BBHH)的擦除方法，即在源、漏极同时加一个正偏电压，栅极加一个负偏电压，衬底接地，可以将沟道区域和源漏结上方存储层的电荷均匀地擦除。

然后再进行瞬态的FN操作，即在栅极加一个7～9V正偏电压，衬底加一个-5～-7V负偏电压，源、漏极浮空，这样可以将初始状态调整到更稳定状态，促使沟道中电荷分布均匀。这是因为在双边BBHH的操作过程中，空穴被注入到氮化硅存储层了，在这一过程中硅与氧化硅界面处产生大量的界面态，而且在空穴注入存储层中也会在其中产生一定的缺陷，它们在存储过程中会加剧电荷在氮化硅存储层中的水平分布，增加其中的电荷复合过程，这些都是引起存储单元保持特性和耐受特性退化的重要原因。因此在增加这一瞬态FN过程，可以通过电子中和减少界面态与缺陷数，极大的改善器件的存储特性。同时FN过程还可以用来防止双边BBHH过程过擦除现象的发生，即当擦除后单元的阈值电压小于预定的阈值，采用瞬态的FN过程，将衬底中电子均匀地注入存储层中，实现一次细微的编程过程，调整被过擦除的阈值。通过反复进行几次双边BBHH与FN操作步骤将初始状态调整到阈值电压为-2V～-1V，并且最终实现沟道区的阈值电压分布处处相同。