[发明专利]一种提高非挥发性快闪存储器高密度存储特性的操作方法有效

专利信息
申请号: 201110376309.7 申请日: 2011-11-24
公开(公告)号: CN102509559A 公开(公告)日: 2012-06-20
发明(设计)人: 闫锋;吴春波;徐跃;纪晓丽 申请(专利权)人: 南京大学
主分类号: G11C16/34 分类号: G11C16/34;G11C16/02
代理公司: 南京天翼专利代理有限责任公司 32112 代理人: 陈建和
地址: 210093 江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 提高 挥发性 闪存 高密度 存储 特性 操作方法
【权利要求书】:

1.提高非挥发性快闪存储器高密度多值存储特性的操作方法,其特征是包括下面的步骤:

1)首先将局部俘获型非挥发性快闪存储单元的初始状态调整到阈值电压-2V~-1V:采用双边的带-带遂穿热空穴注入(BBHH)的擦除方法进行调整到所述阈值电压,即在源、漏极同时加一个正偏电压,栅极加一个负偏电压,衬底接地,将沟道区域和源漏结上方存储层的电荷均匀地擦除;

然后再进行瞬态的FN操作,即在栅极加一个7~9V正偏电压,衬底加一个-5~-7V负偏电压,源、漏极浮空,这样可将初始状态调整到更稳定状态,促使沟道中电荷分布均匀;

2)通过反复进行几次进行步骤1),即双边BBHH与FN操作步骤将初始状态调整到阈值电压为-2V~-1V,并且最终实现沟道区的阈值电压分布处处相同;

3)以上述阈值为多值存储的初始状态,对NOR型局部俘获存储单元进行多值单元的编程操作;对于负阈值电压的存储单元,过量的空穴均匀地分布在存储层上,采用衬底正偏压抑制第二代热电子注入的CHE编程方法,或者采用脉冲激发的衬底热电子注入(PASHEI)的编程方法实现电荷局部的存储;

4)在达到编程状态后进行次短时间的-FN过程,即在器件的栅极加-7~-9V负偏电压,衬底接5~7V正偏电压,源极与漏极浮空;

5)通过反复进行几次进行步骤5),即需要将上面的编程与后续的-FN过程重复操作几次,提高存储单元的保持特性。

2.根据权利要求1所述的提高非挥发性快闪存储器高密度多值存储特性的操作方法,其特征是步骤3)与5)均为3-6次。

3.根据权利要求1所述的提高非挥发性快闪存储器高密度多值存储特性的操作方法,其特征是步骤2)中,将存储单元的初始阈值电压从2V~3V擦除至-2V~-1V:在栅极上加一个-4V~-8V偏置电压Vg1,在源极和漏极上分别加上4V~6V偏置电压Vs1和Vd1,衬底电压VB1接地,则沟道区有空穴产生,空穴被注入到沟道上方的存储层中;存储单元的阈值电压随着擦除的时间逐渐减小,从初始的2V~3V擦除到-2V~-1V左右;为了能准确的将存储单元的初始阈值设定在-2V~-1V,每次双边BBHH过程后都要读取一次阈值,判断是否达到-2V~-1V,保证最终的阈值能准确的擦到预定值。

4.根据权利要求3所述的提高非挥发性快闪存储器高密度多值存储特性的操作方法,其特征是步骤3)中,它是对步骤2)中完成初始阈值设定的存储单元,进行短时间的FN编程操作,将沟道中产生的电子注入到存储层中,减少P型半导体衬底与氧化硅隧穿层界面的界面态,同时减少电荷存储层中的缺陷数;具体操作是,在栅极上加一个正的偏置电压Vg2,在衬底接电压VB2,源极与漏极则都处于浮空状态;将双边BBHH擦除与短时间FN过程反复执行几次,以保证每一个存储单元存储层的电荷在沟道区上方的氮化硅存储层均匀分布,并尽量减少氮化硅存储层中的缺陷数。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京大学,未经南京大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201110376309.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top