[发明专利]提高浮体效应存储单元写入速度的方法

说明书

技术领域

本发明涉及一种提高存储单元写入速度的方法，尤其涉及一种提高浮体效应存储单元写入速度的方法。

背景技术

嵌入式动态存储技术的发展已经使得大容量动态随机存储器（DRAM）在目前的系统级芯片（SOC）中非常普遍。大容量嵌入式动态存储器（eDRAM）给SoC带来了诸如改善带宽和降低功耗等只能通过采用嵌入技术来实现的各种好处。传统嵌入式动态存储器（eDRAM）的每个存储单元除了晶体管之外，还需要一个深沟槽电容器结构，电容器的深沟槽使得存储单元的高度比其宽度大很多，造成制造工艺困难。其制作工艺与CMOS超大规模集成电路工艺非常不兼容，限制了它在嵌入式系统芯片（SOC）中的应用。

浮体效应存储单元（Floating Body Cell，即FBC）是一种有希望替代eDRAM的动态存储器。FBC是利用浮体效应（Floating Body Effect，即FBE）的动态随机存储器单元，其原理是利用绝缘体上硅（Silicon on Insulator，即SOI）器件中氧埋层（BOX）的隔离作用所带来的浮体效应，将被隔离的浮体（Floating Body）作为存储节点，实现写“1”和写“0”。以NMOS为例，在浮体效应存储单元的栅极（G）和漏极（D）端加正偏压，器件导通，由于横向电场作用，电子在漏极附近与硅原子碰撞电离，产生电子空穴对，一部分空穴被纵向电场扫入衬底，形成衬底电流，由于有氧埋层的存在，衬底电流无法释放，使得空穴在浮体积聚，定义为第一种存储状态，可定义为写“1”；在写“0”的情况下，在栅极上施加正偏压，在漏极上施加负偏压，通过PN结正向偏置，空穴从浮体发射出去，定义为第二种存储状态。由于衬底电荷的积聚，会改变器件的阈值电压（Vt），可以通过电流的大小感知这两种状态造成阈值电压的差异，即实现读操作。由于浮体效应存储单元去掉了传统DRAM中的电容器，使得其工艺流程完全与CMOS工艺兼容，同时可以构成密度更高的存储器，因此有希望替代现有的传统eDRAM应用于嵌入式系统芯片中。

浮体效应存储单元在写“1”时，载流子一边在衬底积聚，一边会从源端慢慢的泄漏。写“1”的速度由衬底电流的大小和积聚的载流子从源端泄漏的速度共同决定的。提高浮体效应存储单元的衬底电流，就可以提高浮体效应存储单元的写入速度。此外，减少衬底积聚的载流子从源端泄漏，也可以达到提高浮体效应存储单元写入速度的目的。

发明内容

为了提高浮体效应存储单元写入速度，本发明的提高浮体效应存储单元写入速度的方法，包括以下步骤：

步骤1，以两个所述浮体效应存储单元为一组形成浮体效应存储单元组排列，所述两个浮体效应存储单元共用一个源端，所述浮体效应存储单元组中两个浮体效应存储单元的多晶硅栅间的距离小于两个所述浮体效应存储单元组之间的距离；步骤2，对所述浮体效应存储单元采用侧墙沉积工艺形成侧墙薄膜；

步骤3，采用刻蚀工艺蚀刻侧墙沉积后的所述浮体效应存储单元并形成侧墙，所述刻蚀工艺具有密集/隔离效应；

步骤4，采用源漏重掺杂以及退火工艺。

在本发明的一个较佳实施方式中，所述步骤3中刻蚀工艺采用干法刻蚀。

在本发明的另一个较佳实施方式中，所述步骤3中的刻蚀工艺采用次常压化学气相刻蚀法进行刻蚀。

在本发明的另一个较佳实施方式中，所述步骤3中的刻蚀工艺中的CH₂F₂气体的含量大于50%。

在本发明的另一个较佳实施方式中，所述步骤2中形成侧墙薄膜的方法为热氧化或者化学汽相淀积。

在本发明的另一个较佳实施方式中，所述步骤3中形成所述浮体效应存储单元源端的侧墙较宽，漏端侧墙较窄。

在本发明的另一个较佳实施方式中，所述步骤4中掺杂工艺采用离子注入法。

在本发明的另一个较佳实施方式中，所述步骤1中两个所述浮体效应存储单元组之间设有沟槽隔离。

本发明的提高浮体效应存储单元写入速度的方法利用现有工艺，一方面提高了漏端沟道中的纵向电场，增大了衬底电流，另一方面降低了积聚载流子从源端的泄漏速度，从而提高了浮体效应存储单元的写入速度。

附图说明

图1是本发明的实施例的浮体效应存储单元的结构示意图；

图2是本发明的实施例的侧墙沉积后的结构示意图；

图3是本发明的实施例的刻蚀后的结构示意图；

图4是本发明的实施例掺杂以及退火工艺后的结构示意图。

具体实施方式