[发明专利]功率金属氧化物半导体器件形成方法

说明书

技术领域

本发明涉及半导体领域，特别涉及功率金属氧化物半导体器件形成方法。

背景技术

由于功率金属氧化物半导体场效应晶体管(功率MOSFET)具有功率低、开关速度快等特点，功率金属氧化物半导体器件被广泛应用于电源的开关器件中。

请参考图1，功率金属氧化物半导体器件的结构包括：

半导体衬底100；位于所述半导体衬底100表面的漏区101、位于所述漏区101表面的体区103和位于所述体区103表面的源区105；贯穿所述源区105和体区103并部分位于漏区101的沟槽；覆盖所述沟槽表面的栅绝缘层109；位于沟槽内且位于所述栅绝缘层109表面的栅电极层111；贯穿所述源区105，且与体区电连接的导电插塞107。在公开号为CN101777514的中国专利申请中详细介绍了一种功率金属氧化物半导体器件形成方法的形成方法和工作原理。

但在实际中发现，现有方法所形成的功率金属氧化物半导体器件在工作时，容易在导电插塞107的拐角110处发生击穿。

发明内容。

本发明解决的问题是提供一种功率金属氧化物半导体器件形成方法，以解决利用现有的功率金属氧化物半导体器件形成方法所形成的功率金属氧化物半导体器件的导电插塞容易发生击穿的问题。

为解决上述问题，本发明提供一种功率金属氧化物半导体器件形成方法，包括：提供半导体衬底，所述半导体衬底表面依次形成有漏区、体区、源区，以及贯穿所述源区和体区，并且部分位于漏区的栅极；形成暴露所述体区的通孔；沿所述通孔对所述体区进行倾斜掺杂，所述倾斜掺杂的类型与体区的掺杂类型相同。

可选地，所述倾斜掺杂的掺杂方向与半导体衬底的法线方向的夹角为5-10度。

可选地，所述倾斜掺杂的掺杂离子是砷离子，掺杂能量是55-65keV，掺杂剂量是1.0×10¹⁴-5.0×10¹⁴/cm²。可选地，在所述倾斜掺杂之前或之后，沿所述通孔的底部对所述体区进行垂直掺杂，所述垂直掺杂的掺杂类型与体区的掺杂类型相同。

可选地，所述垂直掺杂的掺杂离子是砷离子，掺杂能量是55-65keV，掺杂剂量是1.0×10¹⁵-5.0×10¹⁵cm²。

可选地，还包括：在所述倾斜掺杂之后，进行退火处理，使所掺入的杂质离子进行扩散。

可选地，所述退火处理的退火温度是950-1050度，退火时长是10-20秒。

可选地，还包括：在所述退火处理后，在通孔表面形成粘附层；在所述粘附层表面形成填充满所述通孔的导电层，所述导电层与粘附层构成导电插塞，所述导电插塞与体区电连接。

可选地，所述粘附层包括形成在通孔表面的氮化钛、以及形成在氮化钛层表面的钛层；或包括形成在通孔表面的氮化钽层、以及形成在氮化钽层表面的钽层。

与现有技术相比，本发明的实施例具有以下优点：

在形成通孔后，沿所述通孔进行倾斜掺杂，且所述倾斜掺杂的类型与体区的掺杂类型相同，所以会使体区的掺杂离子在通孔拐角处的掺杂浓度提高，体区的掺杂离子在通孔拐角处的掺杂浓度提高会使体区与源区形成的pn结的结深位置向源区的方向移动，所以可以使pn结远离后续填充所述沟槽形成的导电插塞的拐角，并且所述pn结产生的电场的场强最大的位置也会偏离导电插塞的拐角，从而避免了导电插塞被击穿。

进一步，在倾斜掺杂后，对半导体衬底进行退火处理，所述退火处理有利于掺杂离子扩散，从而进一步使pn结的结深位置远离后续形成的导电插塞的拐角。

附图说明

图1是功率金属氧化物半导体器件的结构示意图；

图2是利用现有方法形成的功率金属氧化物半导体器件的源区与体区所形成的pn结的结深位置与导电插塞的位置关系示意图；

图3是利用现有方法形成的功率金属氧化物半导体器件的源区与体区所形成的pn结产生的电场的分布示意图；

图4本发明的实施例所提供的功率金属氧化物半导体器件形成方法的流程示意图；

图5至图11是本发明的实施例所提供的功率金属氧化物半导体器件形成过程的剖面结构示意图；

图12a和图12b是利用本发明的实施例所提供的方法形成的功率金属氧化物半导体器件的源区与体区所形成的pn结的结深位置与导电插塞的位置关系示意图；