[发明专利]提高MOS器件窄宽度效应的方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种提高MOS器件窄宽度效应的方法。

背景技术

浅沟槽隔离(Shallow Trench Isolation，STI)具有优异的隔离性能、平坦的表面形状、良好的抗锁定性能、几乎为零的场侵蚀、较小的漏电流和结电容等特点，现已成为CMOS器件制造工艺的主流隔离技术。

通常，在CMOS器件工艺中，器件的阈值电压Vt随着沟道宽度的变窄而增大，即窄宽度效应(narrow width effect)；但是在浅沟槽隔离工艺中，器件的阈值电压Vt随着沟道宽度的变窄而滚降，称为反窄宽度效应(reverse narrow width effect)。随着CMOS器件尺寸不断缩小，特别是进入到65nm及以下节点，反窄宽度效应已经成为制约小尺寸器件性能的重要因素。

在目前的CMOS器件制作过程中，有源区注入的硼离子通过STI结构边缘和半导体衬底内界面对STI结构的侵蚀以及STI结构本身引发有源区注入离子的各向异性扩散效应，造成后续形成的CMOS器件有严重的反窄宽度效应，导致阈值电压变化大，器件寄生电容增加，工作速度下降。

因此，提供一种能够提高MOS器件窄宽度效应的方法，是本领域技术人员亟待解决的一个技术问题。

发明内容

本发明的目的在于提供一种提高MOS器件窄宽度效应的方法，能改善阈值电压的分布，提高载流子迁移率，降低寄生结电容。

为解决上述问题，本发明提出一种提高MOS器件窄宽度效应的方法，该方法包括如下步骤：

提供具有浅沟槽的半导体衬底，所述浅沟槽内壁形成有衬氧化层；

向所述浅沟槽中填充绝缘氧化层，并平坦化所述绝缘氧化层形成浅沟槽隔离结构；

在所述半导体衬底上形成暴露出所述浅沟槽隔离结构的图案化掩膜层；

以所述图案化掩膜层为掩膜，向所述浅沟槽隔离结构的表层注入离子；

移除所述图案化掩膜层并快速退火，在所述浅沟槽隔离结构中形成掺杂阻挡层。

进一步的，采用等离子体注入和反冲注入工艺向所述浅沟槽隔离结构的表层注入离子。

进一步的，所述MOS器件为NMOS器件时，向所述浅沟槽隔离结构的表层注入的离子包括硼离子、氟化硼离子和铟离子中的至少一种。

进一步的，所述硼离子、氟化硼离子或铟离子注入的能量为1KeV～50KeV，剂量为1E15～1E16/cm²。

进一步的，所述MOS器件为NMOS器件时，向所述浅沟槽隔离结构的表层注入的离子还包括锗离子或氙离子。

进一步的，所述锗离子或氙离子注入的能量为1KeV～10KeV，剂量为5E14～5E15/cm²。

进一步的，所述快速退火的温度800℃～1000℃，时间为30min～120min。

进一步的，所述快速退火的温度1000℃～1300℃，时间为10s～1min，温度梯度为50℃/s～250℃/s。

进一步的，采用高深宽比工艺刻蚀所述半导体衬底形成浅沟槽。

进一步的，形成浅沟槽之前，还包括：在所述半导体衬底上依次形成垫氧化层和腐蚀阻挡层。

进一步的，所述腐蚀阻挡层为氮化硅层。

进一步的，采用高深宽比工艺向所述浅沟槽中填充绝缘氧化层。

进一步的，采用高密度等离子化学气相沉积工艺向所述浅沟槽中填充绝缘氧化层。

与现有技术相比，本发明提供的提高MOS器件窄宽度效应的方法，通过在所述浅沟槽隔离结构的绝缘氧化层表层中注入离子，快速退火后在半导体衬底和浅沟槽隔离结构的接触界面形成一层掺杂阻挡层，阻挡了半导体衬底中，特别是窄宽度沟道区域中的离子侵蚀到浅沟槽隔离结构的绝缘氧化层中，从而提高MOS器件窄宽度效应，改善阈值电压的分布，提高载流子迁移率，降低寄生结电容。

附图说明

图1是本发明一实施例的提高MOS器件窄宽度效应的方法流程图；

图2A至2G是本发明一实施例的提高MOS器件窄宽度效应的方法中各步骤对应的器件的剖面结构示意图。

具体实施方式

本发明提供一种提高MOS器件窄宽度效应的方法，该方法包括如下步骤：

提供具有浅沟槽的半导体衬底，所述浅沟槽内壁形成有衬氧化层；

向所述浅沟槽中填充绝缘氧化层，并平坦化绝缘氧化层形成浅沟槽隔离结构；

在所述半导体衬底上形成暴露出所述浅沟槽隔离结构的图案化掩膜层；