[发明专利]一种功率半导体器件的3D-RESURF结终端结构

说明书

技术领域

本发明属于功率半导体器件技术领域，涉及功率半导体器件结终端结构。

背景技术

以功率器件和功率集成电路为核心和基础的电力电子技术是实现高效节能和促进机电一体化的关键技术，它是弱电控制与强电运行之间，信息技术与先进制造技术之间的桥梁。在电力电子学领域，功率半导体器件作为关键部件，其特性对系统性能的实现和改善起着至关重要的作用。功率半导体器件最显著的特点之一是其高的电压阻断能力。然而，对于高压功率半导体器件，器件边沿曲率效应引起的边沿击穿一直是困扰器件可靠工作的主要问题之一。为了解决这一问题，需要设计专门的器件边沿结终端结构以提高器件边沿的耐压。

场限环和场板组合结构是目前功率器件中普遍采用的一种结终端技术，其工艺简单，击穿电压随着环的个数的增加而增大。然而对于场限环和场板组合结构，击穿电压随环个数的增加并非线性增加，环的个数越多，占用芯片面积越大，器件正向导通损耗越大。并且对于高压器件，由于p+环之间的n-漂移区浓度很低，由于界面电荷的影响容易引起表面反型，使器件在较低电压下击穿。结终端扩展结构是通过在重掺杂的主结区附近通过扩散或离子注入获得分段均匀的轻掺杂p型区。使用结终端扩展结构作为边沿结终端时，由于结终端扩展区域是轻掺杂，与场限环技术一样，对于界面电荷也是非常敏感的。这两种结终端技术对表面钝化及界面电荷防止技术都有很高的要求，否则会引起击穿电压的下降，难以得到好的重复性，不利于大规模生产。

为了进一步克服由曲率效应引起的器件边沿击穿现象，更好的提高器件耐压特性，降低钝化层界面电荷对结终端击穿电压的影响。本发明提出了一种功率半导体器件的3D RESURF结终端结构。所提出的结构通过结终端表面一系列横向和纵向交替的p区，n区和槽形结构的形成，在器件终端表面引入三维降低表面电场(3D RESURF)结构。通过表面3D RESURF结构的优化，使器件反向耐压时结终端表面在器件反向击穿之前全耗尽，使器件的击穿由表面转入体内，从而提高器件结终端的反向耐压。该结构由于横向和纵向交替pn结的3DRESURF电场调制作用，降低了器件表面的尖峰电场，使器件表面电场更加均匀，显著提高了器件结终端单位长度的耐压，缩小了终端的面积，降低了器件的正向导通损耗。同时，表面相对于漂移区高的掺杂浓度减小了界面电荷对终端击穿电压的不利影响，提高了终端抗钝化层界面电荷的能力。

发明内容

本发明提供一种功率半导体器件的3D RESURF结终端结构，通过在器件终端表面引入一种新型的三维降低表面电场(3D RESURF)结构，使器件反向耐压时结终端表面在器件反向击穿之前全耗尽，通过三维电场调制效应降低了器件表面的尖峰电场，使器件的击穿由表面转入体内，从而在相同的结终端长度下提高器件结终端的反向耐压，缩小终端的面积，降低器件的正向导通损耗。同时，表面相对于漂移区高的掺杂浓度减小了界面电荷对终端击穿电压的不利影响，提高了终端抗钝化层界面电荷的能力。本发明所提出的结终端结构与主流的器件制造工艺兼容，不增加器件的制造工艺难度。

为实现本发明目的，采用的技术方案如下：

一种功率半导体器件的3D-RESURF结终端结构，如图3所示，包括重掺杂层15、位于重掺杂层15背面的金属化阳极14、位于重掺杂层15正面的N^-层16、N^-层16顶部与功率半导体器件有源区相连的P型重掺杂区12、N^-层16顶部远离功率半导体器件有源区的N型重掺杂电场截止环17、P型重掺杂区12表面的金属化阴极13，以及覆盖除金属化阴极14之外的N^-层16表面的钝化层18；其特征在于，所述P型重掺杂区12与N型重掺杂电场截止环17之间的N^-层16顶部具有一层P型掺杂层19；所述P型重掺杂区12与N型重掺杂电场截止环17之间的N^-层16内部具有若干P型掺杂环21。