[发明专利]提高钛硅化物方块电阻的片上均匀性的方法

说明书

技术领域

本发明涉及半导体制造技术领域，具体来说，本发明涉及一种提高钛硅化物方块电阻的片上均匀性的方法。

背景技术

利用钛的硅化物(Ti Salicide)来减小亚微米集成电路工艺的接触电阻是一种常见的做法。但是由于钛自身的材料特性，在小线宽图形上形成的钛硅化物的方块电阻要比大线宽图形上的方块电阻大2～3倍。其主要原因是，小线宽图形上的钛硅化物从高阻值的C49相向低阻值的C54相变化比较困难。故现有技术中通常在钛金属淀积之前，往硅衬底表面打一次大剂量的离子注入(用硅原子)，在硅衬底表面制造晶格损伤就能改善这一特性。

由于钛硅化物会无选择性地在所有硅衬底表面形成，所以会增加1道光刻/刻蚀的工艺，在某些特殊区域(比如高阻值多晶硅电阻区域)形成一层介质保护。对此，如果使用纯二氧化硅作保护，则在刻蚀的时候会因为过刻蚀(Over Etch)的原因损失很多场氧化物(Field Oxide)，从而减小场氧的隔离能力。因此，一般选用二氧化硅/氮化硅的双层结构作保护会比较理想。现有技术中利用干法刻蚀氮化硅，再用残留的二氧化硅(左右)做硅原子的离子注入屏蔽层(Screen Layer)，最后用湿法刻蚀法去除残留的二氧化硅，这种方法对场氧的过刻蚀很少。

图1至图4为现有技术中一种形成钛硅化物接触的过程的剖面结构示意图，下面结合附图加以说明。

如图1所示，提供硅衬底100，其上依次形成有二氧化硅层101和氮化硅层102，其中二氧化硅层101用作离子注入屏蔽层(Screen Layer)，氮化硅层102用作介质保护层。在氮化硅层102上旋涂光刻胶层103，并将光刻胶层103图形化，露出刻蚀窗口104。

如图2所示，以光刻胶层103为掩模，依次干法刻蚀刻蚀窗口104中的氮化硅层102和二氧化硅层101，该刻蚀过程可以停止于二氧化硅层101上，对二氧化硅层101可能会有一定的过刻蚀(Over Etch)。

然后，还是以光刻胶层103为掩模，对晶圆表面进行大剂量的硅原子离子注入。在刻蚀窗口104中，硅原子105穿透屏蔽层101进入硅衬底100中，在硅衬底100表面造成晶格损伤。但是，该些硅原子105在硅衬底100中的注入深度106是不均匀的。

如图3所示，以灰化法去除光刻胶层103，再以湿法刻蚀法去除刻蚀窗口104中剩余的二氧化硅层101，直至露出硅衬底100。

如图4所示，最后以普通硅化物工艺在刻蚀窗口104中的硅衬底100上形成钛硅化物接触107。

在上述方法中，由于硅原子离子注入的屏蔽层101是干法刻蚀介质保护层(氮化硅层)102后残留的二氧化硅层101，因此残留的二氧化硅层101在硅衬底100上的厚度是不均匀的(通常是中心薄，边缘厚)。由此在硅衬底100中硅原子离子注入的深度106也因此是不均匀的，造成的后果是钛硅化物接触107的方块电阻也不均匀，无法统一地减小亚微米集成电路工艺的接触电阻。

发明内容

本发明所要解决的技术问题是提供一种提高钛硅化物方块电阻的片上均匀性的方法，能够改善集成电路工艺中钛硅化物方块电阻的片上均匀性。

为解决上述技术问题，本发明提供一种提高钛硅化物方块电阻的片上均匀性的方法，包括步骤：

提供硅衬底，其上形成有屏蔽层；

对晶圆表面进行大剂量的硅原子离子注入，所述硅原子穿透所述屏蔽层进入所述硅衬底中，在所述硅衬底表面造成晶格损伤；

在所述屏蔽层上依次淀积介质保护层和旋涂光刻胶，并将所述光刻胶图形化，露出刻蚀窗口；

以所述光刻胶为掩模，依次干法刻蚀所述介质保护层和屏蔽层，所述刻蚀过程停止于所述屏蔽层上；

湿法刻蚀所述刻蚀窗口中剩余的屏蔽层，直至露出所述硅衬底；

以普通硅化物工艺在所述刻蚀窗口中的所述硅衬底上形成钛硅化物接触。

可选地，所述屏蔽层为二氧化硅，所述介质保护层为氮化硅。

可选地，所述屏蔽层的厚度为而所述介质保护层的厚度为

可选地，所述刻蚀窗口中剩余的屏蔽层是用氢氟酸缓冲液(BOE)去除的。

可选地，所述在硅衬底上形成钛硅化物接触的步骤包括：

在晶圆表面淀积钛，在所述刻蚀窗口中的所述硅衬底上形成所述钛硅化物接触之后，用王水将其它位置的钛去除。

与现有技术相比，本发明具有以下优点：