[发明专利]高密度沟槽式功率半导体结构的制造方法

权利要求书

1.一种高密度沟槽式功率半导体结构的制造方法，其特征在于，包括下列步骤：

通过一图案层形成至少一栅极沟槽于一硅基材内；

形成一栅极多晶硅结构于该栅极沟槽内；

形成一蚀刻保护层于该图案层的一开口内，该蚀刻保护层至少覆盖该开口的侧壁；

在该开口中形成一介电结构，该介电结构位于该栅极多晶硅结构的上方，并且，该介电结构的宽度小于该栅极沟槽的开口宽度；

以选择性蚀刻方式去除该图案层，并保留该介电结构；以及

于该介电结构的侧边形成一间隔层结构，以定义出至少一接触窗。

2.如权利要求1所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，以选择性蚀刻方式去除该图案层的步骤包括：

形成一光阻图案层于该图案层上，该光阻图案层完全覆盖该介电结构，并且，该光阻图案层的线宽大于该图案层的该开口的宽度；以及

通过该光阻图案层去除该图案层。

3.如权利要求1所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，该介电结构由氧化硅构成，该蚀刻保护层由氮化硅或多晶硅构成。

4.如权利要求1所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，以选择性蚀刻方式去除该图案层的步骤包括：

形成一保护层于该图案层上，并且覆盖该开口内的该介电结构；

去除部份该保护层以裸露该图案层，同时保留位于该开口内的部分该保护层；以及

通过该保护层去除该图案层，以保留该介电结构。

5.如权利要求4所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，形成于该图案层上的该保护层填满该开口，并且，去除部份该保护层以裸露该图案层的步骤是以回蚀方式去除位于该开口外的该保护层。

6.如权利要求4所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，去除部份该保护层以裸露该图案层的步骤包括：

形成一第二介电结构于该保护层上，并且对准该开口；

以蚀刻方式去除裸露于外的该保护层，保留位于该第二介电结构下方的部分该保护层；以及

通过该保护层去除该图案层，以保留该介电结构。

7.一种高密度沟槽式功率半导体结构的制造方法，其特征在于，包括下列步骤：

形成至少一栅极沟槽于一硅基材内；

形成一栅极多晶硅结构于该栅极沟槽内；

形成一蚀刻保护层于该栅极沟槽内，该蚀刻保护层至少覆盖该栅极沟槽的侧壁；

在该栅极沟槽中形成一介电结构，该介电结构位于该栅极多晶硅结构的上方；

选择性氧化该硅基材的上表面以形成一氧化硅层；

以选择性蚀刻方式去除该氧化硅层，并保留该介电结构；以及

于该介电结构的侧边形成一间隔层结构，以定义出至少一接触窗。

8.如权利要求7所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，以选择性蚀刻方式去除该氧化硅层的步骤包括：

形成一光阻图案层于该氧化硅层上，该光阻图案层完全覆盖该介电结构，并且，该光阻图案层的线宽大于该氧化硅层的该开口的宽度；以及

通过该光阻图案层去除该氧化硅层。

9.如权利要求7所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，该介电结构由氧化硅构成，该蚀刻保护层由氮化硅或多晶硅构成。

10.如权利要求7所述的高密度沟槽式功率半导体结构的制造方法，其特征在于更包括：

形成一保护层于该硅基材上，并且覆盖该栅极沟槽内的该介电结构；以及

去除部份该保护层以裸露该硅基材的上表面，同时保留位于该栅极沟槽内的部分该保护层。

11.如权利要求10所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，形成于该硅基材上的该保护层填满该栅极沟槽，并且，去除部份该保护层以裸露该硅基材的上表面的步骤以回蚀方式去除位于该栅极沟槽外的该保护层。

12.如权利要求10所述的高密度沟槽式功率半导体结构的制造方法，其特征在于，去除部份该保护层以裸露该硅基材的上表面的步骤包括：

形成一第二介电结构于该保护层上，并且对准该栅极沟槽；以及

以蚀刻方式去除裸露于外的该保护层，保留位于该第二介电结构下方的部分该保护层。