[发明专利]具有钨间隔层的功率MOSFET器件及其制造方法

说明书

技术领域

本发明涉及一种功率MOSFET器件及其制造方法，特别涉及一种具有钨间隔层的功率MOSFET器件及其制造方法。

背景技术

请参见图1所示，现有的功率MOSFET(金属氧化物半导体场效应晶体管)器件，通常包含一作为漏极的底部衬底100，在该底部衬底100之上形成的体区域300；若干贯穿该体区域300并延伸到衬底100中的沟槽400，在沟槽400中设置有沟槽栅极，并通过沟槽栅极侧壁和底部设置的栅极绝缘层与衬底100和体区域300绝缘隔离；在体区域300的顶部部分、围绕沟槽400形成的源极区域500；在体区域300、沟槽400和源极区域500顶部表面上淀积形成包含低温氧化物和硼磷硅玻璃的介电层600；通过刻蚀在介电层600中贯穿形成若干接触孔700，在该接触孔700中还填充有铝金属层110，并延伸至介电层600的顶部表面。

为了避免体区域300、源极区域500或是沟槽栅极中的硅扩散至铝金属层110中溶解，从而造成的铝穿刺现象，还在介电层600上方、接触孔700的侧壁和底部表面上设置阻挡层800来避免硅和铝的直接接触。类似的还在接触孔700的底部角落的阻挡层800上添加侧壁状910或U形、方形等塞状920的钨间隔层，来避免在接触孔700的底部角落出现凹坑而引起的铝穿刺现象。

在制造上述功率MOSFET器件时，先在介电层600上刻蚀形成贯穿介电层600的接触孔700，并在介电层600上方、接触孔700的侧壁和底部表面上淀积生成阻挡层800；在接触孔700中的阻挡层800上生成钨间隔层；之后在阻挡层800和钨间隔层上淀积生成铝金属层110，并对其进行光刻，最后刻蚀铝金属层110及阻挡层800形成源极接触铝金属层和栅极接触铝金属层。

然而在制造过程中，会出现刻蚀铝金属层110的处理气体，却与钨间隔层也发生反应的工艺污染情况，而该工艺污染产生的废弃物会残留在设备中，影响下一步的刻蚀工艺。

另外在封装上述功率MOSFET器件时，为了节约成本，目前使用铜线打线(bonding)替代原先使用的金线打线，即将半导体器件的内部电路与封装管脚分别与铜线两端连接。然而放电使铜线一端融化形成的焊球210在与铝金属层110连接时，由于铜线打线冲击力太大，容易发生打线过深而将介电层600中硼磷硅玻璃打裂或打穿，使铝金属层110中的铝泄露并与介电层600、沟槽栅极、或源极区域500中的硅直接接触，发生铝穿刺的现象。因而使用铜线打线过深引起的铝穿刺现象，不但降低了产品的合格率；而且介电层600若仅仅是被打裂，往往在最终测试时也无法发现，经过终端客户长期使用后才出现故障，留下了很大的隐患，影响了产品的可靠性。

发明内容

本发明的目的是提供一种具有钨间隔层的功率MOSFET器件及其制造方法，能够防止工艺污染的情况发生，同时提高半导体器件在使用铜线打线封装时的抗冲击能力，防止铝穿刺现象的发生，增加产品的可靠性。

为了达到上述目的，本发明的技术方案是提供一种具有钨间隔层的功率MOSFET器件，其特征在于，包含：

设置在底部衬底上的外延层；

在上述外延层上设置的体区域；

形成于上述体区域和外延层中的沟槽内的沟槽栅极；

形成在体区域的顶部部分，且围绕沟槽栅极的源极区域；

形成在上述沟槽栅极和源极区域顶部表面上的介电层；

若干在介电层中贯穿开设的接触孔；

形成在上述介电层的顶部表面和上述接触孔的侧壁和底部表面上的阻挡层；

设置在上述阻挡层之上，填充上述接触孔且延伸至上述介电层的顶部上方的钨间隔层；

设置在上述钨间隔层上的铝金属层。上述钨间隔层延伸至上述介电层的顶部上方的部分，在阻挡层上覆盖的厚度是

上述介电层包含依次淀积在体区域、沟槽栅极和源极区域顶部表面上的低温氧化层和硼磷硅玻璃层。

上述阻挡层是Ti/TiN阻挡层。

上述铝金属层中包含铝铜合金或铝硅铜合金。

一种具有钨间隔层的功率MOSFET器件的制造方法，其特征在于，包含以下步骤：

a.在底部衬底上形成一外延层；

b.在外延层上形成一体区域；

c.在体区域和外延层中形成沟槽栅极；

d.在体区域的顶部部分，且围绕沟槽栅极形成源极区域；

e.在沟槽栅极以及体区域上淀积形成介电层；

f.在介电层中通过刻蚀形成贯穿该介电层的若干接触孔，并在该介电层顶部表面上及接触孔的侧壁和底部表面上淀积生成阻挡层；