[发明专利]一种用于功率器件击穿保护的栅漏箝位和静电放电保护电路

说明书

技术领域

本发明主要涉及半导体功率器件的设计和制造。更具体地说，本发明是 关于栅漏箝位与静电放电保护电路相结合、用于功率器件击穿保护的一种新 型结构，通过这种结构，能够获得更小的晶片尺寸、降低漏电流、更好地控 制栅漏箝位击穿电压以及更低的生产成本。

背景技术

传统的用于制造带有击穿和静电放电保护电路的半导体功率器件的结 构，仍然存在局限性。通常采用将多个栅漏稳压二极管置于晶粒周围。这些 栅漏稳压二极管的制作方法可与栅源静电放电二极管用同样方法制造。这种 结构会增加晶片尺寸，进而增加功率器件的制作成本。另一方面的技术难题 来自于栅漏稳压二极管巨大的宽度。在这种结构中，漏电流Idss与稳压二极 管的宽度成正比。稳压二极管越宽，就越难将漏电流限制在10微安以下，然 而要使用这种功率器件，多数情况都要求漏电流在10微安以下。

图1为传统半导体功率器件中经常使用的栅漏筘位的俯视图。栅漏箝位 电压是由器件周围的多个稳压二极管110提供的。因此，如图所示，这些稳 压二极管在晶片上占据了很大的面积。此外，正如上文提到的那样，这些形 成在周围边缘的稳压二极管宽度很宽，会导致漏源漏电流Idss急剧升高，对 箝位电路的性能造成不良的影响。

栅漏箝位和栅极晶体管一起工作，使场效应管形成开路，用于在漏源电 压达到雪崩击穿之前，将场效应管保护起来，避免造成永久损害。正如美国 专利5,365,099中所述，栅漏箝位仅与背对背多晶硅二极管一同起作用。背对 背多晶硅二极管通常由P条纹和N条纹交替制成。但是，这种器件的缺陷在 于多晶硅二极管占据了过多空间，其中每个条纹宽度约为5微米，才能承受 高达6伏的击穿电压，

Shen等人在美国专利5,536,958中提出，一种通过一个集成肖特基二极 管与多个背对背多晶硅二极管相连的有更好的电压保护的半导体器件，用于 限制栅极和漏极终端之间可能升高的电势。在美国专利5,536,958的另一个实 施例中，并不是在肖特基二极管中，而是在衬底中形成接触区，接触背对背 二极管，接触区承载部分电压，通过夹断效应，由衬底承载剩余电压。此结 构可以承载导电模式中的多余电压，而不是雪崩模式中的电压。另外，在1993 年5月举行的功率半导体器件和集成电路国际研讨会上，Yamazaki等人提出 通过集成含有多晶硅稳压二极管的绝缘栅双极晶体管(IGBT)结构与一个硅 雪崩二极管，形成一种过电压保护电路。文中还指出，这种将多晶硅二极管 与肖特基二极管或硅二极管组合的器件，仅能用于高击穿电压。另外，这种 类型的箝位器件的击穿电压比较难控制。因此，在控制良好的低击穿电压时 与硅二极管一起应用，通过空间有效结构，增补背对背多晶硅二极管，它们 的栅漏箝位功能仍不可用。原有技术制造的栅漏箝位方法存在的另一问题是， 在硅二极管末端的击穿电压比硅二极管其他区域的击穿电压更低。在达到所 需的击穿电压之前，允许电流通过，这将对栅漏箝位的性能造成不良影响。 由于在P-N结末端的电场较高，击穿电压也因此降低。

一个含有多晶硅二极管的栅漏箝位占据了很大的空间。正如之前介绍那 样，传统的含有多晶硅二极管、用硅或肖特基二极管增补的栅漏筘位很难控 制控制击穿电压。因此，有必要研发一种能够克服上述难题与局限的先进结 构，用于半导体功率器件上的静电放电以及栅漏筘位电路。

发明内容

因此，本发明一方面在于提出了一种在半导体功率器件上，结合栅漏箝 位的静电放电保护电路的新型改进结构，通过形成栅漏稳压二极管、硅二极 管和小栅极电阻器的组合，用于功率金属氧化物半导体场效应管击穿保护。 栅漏稳压二极管仅位于晶片的一侧。因此，晶片尺寸与传统设计相比有减小。 又由于栅漏稳压二极管的宽度很小，漏电流Idss很低。与通过多晶硅静电放 电二极管处理的传统功率金属氧化物半导体场效应管相比，它不需要另外的 掩膜。可以在不增加成本的情况下，增加用于静电保护的栅源稳压二极管。 本发明的另一方面在于，提出了一种在更小的晶片尺寸上，低成本地获得低 漏电流Idss、低栅源箝位阻抗的方法。本发明的另一方面在于，获得了很好 控制的栅漏箝位击穿电压，可用于低压器件应用。