[发明专利]功率MOS晶体管内集成肖特基二极管的工艺方法无效
| 申请号: | 200910201856.4 | 申请日: | 2009-11-24 |
| 公开(公告)号: | CN102074508A | 公开(公告)日: | 2011-05-25 |
| 发明(设计)人: | 邵向荣;魏炜 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
| 主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/265 |
| 代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 王函 |
| 地址: | 201206 上*** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 功率 mos 晶体管 集成 肖特基 二极管 工艺 方法 | ||
技术领域
本发明涉及一种半导体集成电路器件的制造方法,尤其涉及一种功率MOS晶体管内集成肖特基二极管的工艺方法。
背景技术
在半导体集成电路中,现有的比较先进的功率MOS晶体管集成肖特基二极管的结构如图1所示。
功率MOS晶体管集成肖特基二极管,可以显著提高器件的交频特性。图1所示的现有的较先进的功率MOS晶体管集成肖特基二极管结构,通过接触孔注入在接触孔沟槽底部形成了肖特基二极管,其工艺过程需要一道光刻层在Body注入时阻挡接触孔区域,在接触孔沟槽形成过程需要两次刻蚀,该工艺明显具有以下缺点:
(1)Body注入时需要光刻层阻挡接触孔区域,增加了光刻与工艺;
(2)形成肖特基区域时的接触孔沟槽刻蚀需分成两步进行。
可见现有的较先进的工艺方法虽然能在功率MOS晶体管接触孔底部形成肖特基区域,但是仍存在工艺流程不够优化,成本较高等缺点,限制了它的市场前景。如何减少光刻层,减少工艺步骤,降低成本,便是本发明所要达到的目的。
发明内容
本发明要解决的技术问题是提供一种功率MOS晶体管内集成肖特基二极管的工艺方法,本发明在现有的功率MOS晶体管集成肖特基二极管的工艺基础上进一步改进,减少了光刻层,简化了工艺流程,降低了产品成本。
为解决上述技术问题,本发明提供一种功率MOS晶体管内集成肖特基二极管的工艺方法,包括如下步骤:
(1)在已做完栅极二氧化硅阻挡层刻蚀的基片上依次进行Body注入、去光阻及Body推进;
(2)栅极沟道刻蚀,形成栅极;
(3)源注入及源区推进;
(4)接触孔刻蚀;
(5)第一次接触孔注入;
(6)接触孔沟槽刻蚀;
(7)第二次接触孔注入;
(8)后续工艺包括依次进行金属淀积、曝光和刻蚀。
和现有技术相比,本发明具有以下有益效果:本发明在现有的功率MOS晶体管集成肖特基二极管的工艺基础上,通过新的Body注入与接触孔注入工艺,删除了Body注入光刻层,减少了一道接触孔沟槽刻蚀,同样实现了现有工艺的器件功能,做到了接触孔底部集成肖特基二极管,实现在每个MOS晶体管单元内集成肖特基二极管。在具体工艺的实现上,没有增加复杂的工艺过程,降低了产品成本。
附图说明
图1是现有的功率MOS晶体管集成肖特基二极管的结构示意图;
图2是本发明功率MOS晶体管集成肖特基二极管的结构示意图;
图3~图6是本发明功率MOS晶体管器件的工艺实现方法示意图;
图3是二氧化硅阻挡层刻蚀后,Body注入,去光阻,推进的示意图;
图4是栅极沟道刻蚀,栅极形成,源区注入,推进的示意图;
图5是接触孔曝光,刻蚀,第一次接触孔注入的示意图;
图6是接触孔沟槽刻蚀,去光阻,第二次接触孔注入,快速热退火的示意图;
图7是本发明方法的工艺流程图。
其中,1为硅衬底,2为二氧化硅阻挡层,3为Body区,4为源区,5为沟道型栅极,6为接触孔隔离层,7为第一次接触孔注入,8为第二次接触孔注入,9为接触孔沟槽。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明所提及的功率MOS晶体管器件,在原有结构的基础上,通过新的Body注入与接触孔注入工艺,减少了Body光刻层与一道接触孔沟槽刻蚀,同样在MOS晶体管的接触孔底部形成了肖特基二极管。如图3-图7所示,本发明的具体工艺实现流程如下:
(1)在已做完栅极二氧化硅阻挡层2刻蚀的基片(硅衬底1)上进行Body注入,去除光阻,热扩散Body推进,形成Body区3,见图3;该步骤中根据不同的阈值电压要求,Body注入的能量为120KeV-240KeV,剂量为0.8-2.4E13,角度为0-15度,推进的时间为30-100分钟,温度在1000-1150摄氏度;Body区的形成在确保MOS晶体管器件沟道形成的同时,还需确保接触孔沟槽侧壁与Body区接触,并确保Body区不会扩散至接触孔沟槽底部区域;
(2)栅极沟道刻蚀,深度为1.0至2.0um(微米),形成沟道型栅极5;
(3)源注入,能量50-80KeV,剂量1.0-8.0E15,源区4推进温度在900-950摄氏度,时间为30-60分钟,见图4;
(4)接触孔隔离层6刻蚀(接触孔曝光、刻蚀至外延层表面,外延层过刻蚀100-500埃);
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910201856.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:锂离子电池用高性能磷酸钒锂材料的制备方法
- 下一篇:多段型衬底的制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





