[发明专利]具有增大尺寸的浮起体的半导体器件及其制造方法

权利要求书

1.一种半导体器件，带有堆叠结构的绝缘体上硅(SOI)基板，该堆叠结构包括硅基板、埋入氧化层及硅层，并且该硅层具有栅极形成区域，该半导体器件包括：

鳍状图案，形成在该硅层中的该栅极形成区域，并且延伸在沟道宽度方向上，其中该鳍状图案延伸在该沟道宽度方向上的下端部宽度大于该鳍状图案延伸在该沟道宽度方向上的上端部的宽度；

栅极，覆盖该鳍状图案；以及

接合区域，形成在该栅极两侧的该硅层中。

2.如权利要求1所述的半导体器件，其中，该上端部的宽度范围为30～40nm，该下端部的宽度范围为50～70nm。

3.如权利要求1所述的半导体器件，其中，该接合区域的每一个都具有其浓度由该硅层表面向埋入氧化层逐渐减低的浓度梯度。

4.如权利要求1所述的半导体器件，还包括：

层间绝缘层，形成在形成有该栅极和该接合区域的该绝缘体上硅基板上；以及

接触插头，形成在该层间绝缘层内，以与该接合区域接触。

5.如权利要求4所述的半导体器件，其中，该接触插头包括浓度为1.0×10²⁰～2.0×10²⁰离子/cm³的多晶硅层。

6.一种半导体器件的制造方法，该半导体器件具有包括硅基板、埋入氧化层和硅层的堆叠结构的绝缘体上硅基板，并且该硅层具有延伸在沟道宽度方向上的栅极形成区域，该方法包括如下步骤：

将该绝缘体上硅基板的该硅层蚀刻，以限定有源区域；

将该有源区域中该栅极形成区域的两侧边缘部分凹入，该边缘部分在该沟道宽度方向上彼此相对，以形成下端部宽度大于上端部的鳍状图案；

形成覆盖该鳍状图案的栅极；以及

在该栅极两侧的有源区域中形成接合区域。

7.如权利要求6所述的方法，其中，所述形成鳍状图案的步骤包括：

在该有源区域上形成露出栅极形成区域两侧边缘部分的掩模图案；

以该掩模图案为蚀刻掩模，将该有源区域的该露出部分凹入；以及去除该掩模图案。

8.如权利要求7所述的方法，其中，执行将该有源区域的该露出部分凹入的步骤，使得该有源区域的该露出部分去除300～500的厚度。

9.如权利要求6所述的方法，其中，该鳍状图案形成为使得上端部具有30～40nm的宽度，下端部具有50～70nm的宽度。

10.如权利要求6所述的方法，还包括：在所述形成该鳍状图案的步骤后，且在形成覆盖该鳍状图案的该栅极的步骤前，在该鳍状图案以外的其它有源区域表面上形成衬垫绝缘层的步骤。

11.如权利要求6所述的方法，其中，该接合区域通过将N型杂质以1.0×10¹³～1.0×10¹⁴离子/cm²的剂量进行离子注入来形成。

12.如权利要求6所述的方法，其中，该接合区域通过将N型杂质以20～50keV的能量进行离子注入来形成。

13.如权利要求6所述的方法，其中，每个接合区域具有以其浓度由该有源区域的表面向该埋入氧化层逐渐减低的浓度梯度。

14.如权利要求6所述的方法，在形成该接合区域的步骤后，还包括：

在形成有该栅极和该接合区域的该绝缘体上硅基板上形成层间绝缘层以填充围绕该栅极的空间；

将该层间绝缘层进行蚀刻以形成使每个接合区域露出的接触孔；以及

在每个接触孔中形成接触插头，使得该接触插头与该接合区域接触。

15.如权利要求14所述的方法，其中，该接触插头由浓度为1.0×10²⁰～2.0×10²⁰离子/cm³的多晶硅层形成。