[发明专利]提高半导体金属布线过程中铝铜互连的方法

说明书

本申请根据35 U.S.C§119要求韩国专利申请第 10-2007-0062150号(于2007年6月25日提交)的优先权，其全 部内容以引用方式结合于此作为参考。

技术领域

本发明涉及一种制造半导体器件的方法，更具体地，涉及一种 可以提高铝(Al)-铜(Cu)互连的方法，其可以改善在半导体金 属布线过程中使用铝铜(AlCu)合金，而由于铜(Cu)的偏析现象 导致的晶片低产量的问题。

背景技术

通常，由于铝(Al)易于形成图案及其诸如具有低导电率等物 理性质，铝已被广泛用于形成半导体集成电路的金属布线。然而近 年来，为了获得高度集成的半导体器件，需要降低半导体电路的尺 寸。因此，可以提高铝线的总互连，但是会降低线宽(line width)。 未来在线宽减少的铝线中实现以前性能而集中在金属布线上和/或 上方的高电流密度，已经因为电迁移(EM)等导致了半导体器件的失 效。

因此，为了提高铝线中的EM特性，已经在使用向铝(Al)中 加入特定量的铜(Cu)的铝铜合金。具有铝铜合金的一般电路结构 可以包括铝铜金属层、抗反射涂层的上层和由TiN、Ti、TiW等构 成的阻挡层的下层，以防止杂质渗透到铝中，也是为了增加粘着力。 在具有这种结构的器件中，每一层的沉积是按一个顺序来进行的。 然而，在采用铝铜合金的金属布线过程中，由于在该过程中沉积铝 铜之后会发生一些问题，会发生时间延迟，即晶片在室中保持在一 特定温度。因此会产生这样的问题：当发生时间延迟时，以特定量 加入到铝中用于提高EM特性的铜会发生偏析。铜的这种偏析在随 后的金属反应性离子的蚀刻(RIE)时起到了阻断的作用，从而产 生了金属线桥(metal line bridge)。金属线桥的形成是半导体器件中 产量降低的主要原因。

发明内容

本发明的实施方式涉及一种制造半导体器件的方法，更具体 地，涉及一种改善铝-铜互连以增加晶片产量的方法，而避免在使用 铝铜合金的半导体金属布线过程中发生不期望的铜偏析。

本发明的实施方式涉及一种在半导体金属布线过程中的铝铜 互连的方法，该方法以如下方式提高晶片的产量：根据在之前的铜 偏析引起的室中发生的时间延迟，以预定的时间、预定的温度对相 应的晶片实施退火过程，将铜沉淀重新凝固到铝膜中。

本发明的实施方式涉及一种在半导体金属布线过程中增强铝 铜互连的方法，其可以包括以下步骤中的至少一个：在晶片上和/ 或上方的绝缘层上和/或上方为金属布线沉积阻挡层；然后在该阻挡 层的最上表面上和/或上方为金属布线沉积铝铜合金层；然后在该铝 铜合金层上和/或上方沉积抗反射涂覆膜；然后，在沉积抗反射涂覆 膜之后，将晶片在处理室(processing chamber)中保持预定的时间； 然后在晶片上实施退火处理以防止铝铜合金中的铜的偏析。

本发明的实施方式涉及一种方法，包括以下步骤中的至少一 个：在一室中在一晶片上形成具有铝成分和铜成分的金属层；然后 在该金属层上形成抗反射涂覆膜；然后在该室中以第一预定时间保 持该晶片；然后在一预定温度下对该晶片实施第二预定时间的退火 过程。

本发明的实施方式涉及一种方法，包括以下步骤中的至少一 个：在一室中在一晶片上为金属布线形成铝铜合金层；然后在该铝 铜合金层上形成抗反射涂覆膜；然后在该室中保持该晶片；然后以 预定时间在预定温度下对该晶片实施退火过程。

附图说明

图1示出了在半导体金属布线过程中由室中的时间延迟导致的 铜的偏析的SEM图像。

图2示出了晶片上发生铜偏析的部分的AES分析的曲线图。

图3示出了根据本发明的实施方式的具有0％产量的晶片的失 效模式分析的SEM图像。

图4示出了根据本发明的实施方式的根据铝中铜的重量百分比 的铜的热状态图的曲线图。

图5示出了根据本发明实施方式利用淬火工艺使铜偏析显著降 低的SEM图像。

图6示出了根据本发明实施方式的根据是否实施淬火过程的晶 片产量的对比。

具体实施方式