[发明专利]超结功率半导体器件

说明书

相关申请的交叉引用

本申请基于2007年1月24日提交的美国专利申请No.11/657,150并要求其优先权，所述申请要求2006年1月24日提交的题为“SuperjunctionDevice”的美国专利临时申请No.60/761,701的优先权，将这两件申请的内容通过引用并入此处。

技术领域

本发明涉及半导体器件，具体地涉及具有超结结构的功率半导体开关。

背景技术

超结MOS门器件通常包括多个隔开的一种导电类型的柱或条，这些柱或条垂直地延伸进入作为漂移区的另一种导电类型的硅主体中。MOS门结构使源极电压与相对于主体的这些柱或条相连，该主体与漏极电压相连。在超结结构中，通过周围硅主体中的电荷使柱或条中的总电荷至少接近于平衡。因而，主体区域和柱或条在反向偏置中被完全耗尽以阻挡反向电压。与传统的MOSFET相比，主体中掺杂剂的浓度被增大(降低其电阻率)，从而在正向偏置的过程中，降低了导通电阻。

发明内容

本发明的半导体器件包括：一种导电类型的半导体基板；在所述基板表面上的另一种导电类型的外延的半导体主体；外延的半导体主体中的栅极槽；一种导电类型的漂移区域，其从所述槽的至少底部延伸至基板，并且仅沿着所述栅极槽的侧壁的一部分延伸，所述一种导电类型的漂移区域与所述外延半导体主体处于电荷平衡；一种导电类型的源极区域，其与所述栅极槽相邻地形成于所述外延半导体主体中，并且通过与所述槽相邻的可反转的沟道区域与所述一种导电类型的漂移区域隔开；至少与所述源极区域电阻性接触的源极接触部；与所述基板电阻性接触的漏极接触部。

在本发明的一个实施例中，所述漂移区域延伸进所述基板中。

在本发明的另一个实施例中，所述漂移区域包括与所述基板相邻的高电阻率区域和与所述栅极槽相邻的低电阻率区域。

本发明的器件具体适用于中压应用，例如大约50伏至100伏。

根据以下参照附图的本发明的说明中，本发明的其它特点和优点将是更加清楚。

附图说明

图1示出了本发明第一实施例的功率半导体器件的有源区域的一部分的横剖面图。

图2示出了本发明第二实施例的功率半导体器件的有源区域的一部分的横剖面图。

图3示出了沿图2的3-3线在箭头的方向上所视的横剖面图。

具体实施方式

参照图1，本发明第一实施例的功率半导体器件优选地是功率MOSFET，其包括一种导电类型(例如N型)的半导体基板(例如硅基板)10，以及形成于基板10的表面上的与所述的一种导电类型相反的另一种导电类型(例如P型)的外延半导体主体12(即外延生长的半导体主体)。多个隔开的栅极槽14形成于外延半导体主体12中，每个栅极槽14用于容纳各自的优选地由N型多晶硅形成的栅极16。各栅极16通过各自的氧化物主体18(例如SiO₂)与外延主体12绝缘。各氧化物主体18包括与各栅极槽的底部和侧壁部分相邻的厚氧化物部分20，以及与外延主体12中的可反转的沟道区域相邻的栅极氧化物部分22(比厚氧化物部分薄)。一种导电类型(例如N型)的源极区域24与各栅极槽相邻地形成于外延主体12中，且与源极接触部28电阻性耦接，源极接触部28可由铝、硅铝合金等材料形成。应当指出，氧化物覆盖部31使源极接触部28与各栅极16绝缘。源极接触部28还电阻性地耦接至也形成于外延主体12中的另一种导电类型(例如P型)的高电导率区域26。众所周知，高电导率区域26比外延主体12更易导电，从而提供了至源极接触部28的低接触电阻。第一实施例的器件还包括漏极接触部30(例如由铝或硅铝合金形成)，该漏极接触部30与源极接触部28相对地电阻性地连接到基板10。