[发明专利]沟渠式功率晶体管的制备方法

说明书

技术领域

本发明涉及一种沟渠式功率晶体管的制备方法，特别涉及一种使用单一蚀刻掩模定义两种图案(阵列区与沟渠的形状)的沟渠式功率晶体管的制备方法。

背景技术

金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)功率晶体管由于具有节省电能及快速切换等优点，目前已广泛取代现有的双载流子晶体管，应用于切换式电源供应器及手提式电子装置等领域。

图1至图6例示现有功率晶体管的沟渠结构10的制备方法。首先形成一氧化硅层14于一基板12上，其中该基板12包括一N⁺硅层12A及一N^-硅层12B。之后，利用微影工艺形成一光致抗蚀剂层16于该氧化硅层14上，再利用包括缓冲氢氟酸为蚀刻液进行一湿蚀刻工艺以局部去除未被该光致抗蚀剂层16覆盖的氧化硅层14而形成一氧化硅区块14′，其定义一阵列区18的图案，如图2所示。

参考图3，将该光致抗蚀剂层16去除之后，进行一沉积工艺以形成一覆盖该阵列区18及该氧化硅区块14′的介电层20。该介电层20的制备可先沉积一原硅酸四乙酯(Tetraethoxysilane，TEOS)层，再以约850℃的温度进行一回火工艺约15分钟。之后，利用微影工艺形成一具有多个开口24的光致抗蚀剂层22于该介电层20上，再进行一蚀刻工艺以局部去除该开口24下方的介电层20直到该N^-硅层12B的表面，如图4所示。

参考图5，将该光致抗蚀剂层22去除之后，利用该介电层20为蚀刻掩模，进行一蚀刻工艺以局部去除未被该介电层20覆盖的N^-硅层12B至一预定深度形成多个沟渠26于该N^-硅层12B之中。之后，将该介电层20去除以完成该沟渠结构10，如图6所示。惟，该氧化硅区块14′亦经历去除该介电层20的湿蚀刻工艺而被局部蚀刻而减少宽度及厚度，因此必须预留宽度方可补偿因蚀刻而减少的宽度，增加了工艺控管难度。

发明内容

本发明的主要目的是提供一种沟渠式功率晶体管的制备方法，其使用单一蚀刻掩模定义阵列区与沟渠两种图案。

为达成上述目的，本发明提出一种沟渠式功率晶体管的制备方法，首先形成一具有至少一开口的第一掩模于一基板上，再进行一第一蚀刻工艺以局部去除该开口下方的基板而形成至少一沟渠于该基板中。之后，形成一局部覆盖该第一掩模的第二掩模，再进行一第二蚀刻工艺以局部去除未被该第二掩模覆盖的第一掩模，而残留的第一掩模则定义一阵列区。

根据上述目的，本发明提出一种沟渠式功率晶体管的制备方法，其首先形成一具有多个开口的掩模层于一半导体基板上，并局部去除该开口下方的半导体基板以形成多个以阵列方式设置的沟渠于该半导体基板中。接着，涂布一覆盖该掩模层表面的光致抗蚀剂层，并利用曝光显影工艺定义该光致抗蚀剂层，再去除未被该光致抗蚀剂层覆盖的掩模层而形成一氧化硅区块，其定义该阵列区的图案并曝露在该阵列区内的半导体基板。

现有技术必须使用两个膜层分别定义两个图案。相对地，本发明先以该掩模层定义该沟渠的图案，再改变该掩模层的形状以定义该阵列区的图案，亦即本发明使用单一膜层定义该阵列区与该沟渠两种图案。

附图说明

图1至图6例示现有功率晶体管的沟渠结构的制备方法；以及

图7至图13例示本发明的沟渠式功率晶体管的制备方法。

附图标记说明

10    沟渠结构           12    基板

12A   N⁺硅层             12B   N^-硅层

14    氧化硅层           14′  氧化硅区块

16    光致抗蚀剂层       18    阵列区

20    介电层             22    光致抗蚀剂层

24    开口               26    沟渠

40    沟渠式功率晶体管   42    半导体基板

42A   N⁺硅层             42B   N^-硅层

44    掩模层             44′  掩模区块

46    沟渠光致抗蚀剂层        48    开口

50    沟渠                    52    阵列区

54    有源区域光致抗蚀剂层    56    栅极氧化层