[发明专利]用可弃式间隔物提高的源极与漏极工艺

说明书

技术领域

本发明是有关于半导体制造的领域；更详而言之，本发明是有关具有提高的源极与漏极区域的半导体装置的形成。

背景技术

目前，深次微米互补式金氧半导体(CMOS)是用于极大规模集成电路(ULSI)装置的主要技术。在过去二十年间，缩小CMOS晶体管的尺寸以及增加在集成电路(IC)上的晶体管密度，已成为微电子产业的首要重点。ULSI电路可包含CMOS场效应晶体管(FETS)，场效应晶体管具有设置在漏极与源极区域之间的半导体栅极。漏极与源极区域通常是以P型掺杂物(硼)或N型掺杂物(磷)重浓度掺杂(heavily doped)。漏极与源极区域一般包含有浅源极与漏极延伸区域，浅源极与漏极延伸区域是部份地设置于该栅极的下方以提升晶体管效能。浅源极与漏极延伸区域有助于达成对短沟道效应(short-channel effect)的抗性(immunity)，短沟道效应会劣化N沟道及P沟道晶体管两者的晶体管效能。短沟道效应可造成临限电压下滑(threshold voltage roll-off)以及漏极诱发能障衰退(drain-induced barrier-lowering)。因此，当晶体管变为更小时，浅源极与漏极延伸区域以及因而短沟道效应的控制尤其重要。

随着设置在IC上的晶体管的尺寸缩小，具有浅、极浅源极漏极延伸区域的晶体管变得更加难以制造。例如，小型晶体管可能需要具有结深度(junction depth)小于30纳米(nm)的极浅源极与漏极延伸区域。利用习知的制造技术来形成具有小于30nm的结深度的源极与漏极延伸区域是非常困难的。习知的离子注入技术难以维持浅源极与漏极延伸区域，因为在离子注入期间产生于主体(bulk)半导体衬底中的点缺陷(point defect)会造成掺杂物更容易扩散(瞬间增益扩散，transientenhanced diffusion，TED)。该扩散通常使源极与漏极延伸区域垂直地向下延伸至该主体半导体衬底中。此外，习知离子注入和扩散掺杂技术使位于IC上的晶体管易受短沟道效应影响，而导致延伸深入至该衬底中的掺杂物浓度呈现尾型分布(tail distribution)。

为克服这些困难，源极与漏极区域可通过选择性硅外延而提高，以使与源极与漏极接触件(contact)的连接较不困难。提高的源极与漏极区域提供额外的材料予接触件硅化工艺(contact silicidation process)以及提供降低的深源极/漏极结电阻和源极/漏极串联电阻。

采用可弃式间隔物的提高的源极/漏极工艺已经被使用，但是并不适用于当尺寸降低至及小于例如65nm技术节点的情况。图16a至16c以及图17a至17d绘示了这些方法的一些疑虑。

于图16a中，栅极电极72设置于衬底70上。于选择性外延成长(selective epitaxial growth，SEG)工艺期间，硅氮化物覆盖物(cap)74适用以保护多晶硅栅极电极72免于非期望的硅成长。该SEG工艺对于硅氮化物有选择性，因此，在该SEG工艺期间，硅不会成长在该栅极电极72的顶部。

使用氧化物(例如TEOS)或LTO氧化物来形成氧化物衬垫(liner)76。于形成该氧化物衬垫76之后，由例如硅氮化物形成一对侧壁间隔物78。硅氮化物间隔物78的形成通常经由沉积硅氮化物层及之后进行干蚀刻而达成。

在该SEG工艺之前，需要进行湿蚀刻(例如HF(氢氟酸)湿蚀刻)，以去除该氧化物衬垫76之氧化物。由于外延硅只成长在硅表面上，因此需要去除该氧化物。于该衬底70上存在有该氧化物衬垫76会防止此成长且防止形成提高的源极/漏极。

由于该氧化物衬垫76是介于该氮化物覆盖物层74和氮化物间隔物78之间，在HF湿蚀刻期间，可能会被蚀刻出凹洞(cavity)。此凹洞可能会到达该多晶硅栅极电极72。因为在HF中TEOS或LTO快速地蚀刻，有高的机率暴露出该多晶硅栅极电极72的左上角和右上角。由于该多晶硅栅极电极72的角的暴露，提高的源极/漏极80的形成引起鼠耳状物(mouse-like ear)82形成，如图16b所示。耳状物82是非常不想要的。

现在参考图16c，去除可弃式氮化物间隔物78以容许环状及延伸注入物。然而，耳状物82有效地阻挡注入物被适当地施行。因此，该装置变成无法使用或是至少严重地受损的。