[发明专利]提高多晶硅栅极层厚度均匀性的方法

说明书

技术领域

本发明涉及一种半导体制造工艺，特别是涉及一种提高多晶硅栅极层厚度均匀性的方法，以避免多晶硅栅极层厚度不均匀的问题。

背景技术

随着集成电路产业的快速发展，在要求电路集成化愈来愈高的情况下，整个电路元件大小的设计也被迫不断缩小。当半导体元件的尺寸逐渐缩小时，对于晶片表面的高低起伏程度的要求更为苛刻。因此，芯片在制作过程中如何维持良好的平坦度是一个重要的课题。

在目前集成电路的许多制造工艺中，以化学机械抛光法(CMP)取代传统的干蚀刻回蚀法，不但可确保晶片表面的平整度且制造工艺较为简化，而且可大幅提高加工成品率与晶片上元件的可用面积。然而，上述的化学机械抛光法仍有一些问题存在。

举例来说，对多晶硅化学机械抛光(poly CMP)工艺而言，一般是应用在晶体管或存储器的栅极(gate)的制作上。如图1A至图1C所示，其示出现有一种存储器的栅极制造流程的剖面示意图。首先，请参照图1A，提供基底100，基底100上具有存储单元区102和周边电路区104。然后，在整个基底200上依次形成氮化硅层106与图形化的光致抗蚀剂层(未示出)。接着，以图形化的光致抗蚀剂层为蚀刻掩模，在基底100中形成多个沟槽108a、110a，其中存储单元区102的沟槽108a较密集，周边电路区104的沟槽110a较稀疏。之后，在沟槽108a、110a中填入绝缘材料，以形成浅沟槽隔离结构(STI)108、110b。接着，请参照图1B，移除图形化的光致抗蚀剂层和掩模层106。

然后，请参照图1C，形成多晶硅层(未示出)，覆盖基底100和浅沟槽隔离结构108、110b，其中此多晶硅层是用于栅极结构。接着，进行多晶硅化学机械抛光工艺，以平坦化此多晶硅层，分别在存储单元区102和周边电路区104上形成多晶硅层112、114。由于多晶硅化学机械抛光工艺的磨除率是与晶片上的图案的尺寸和图案的密度相关，这是局部抛光压力的差异所造成(即相同抛光荷重在不同图案面积上所造成的压力的差异)，因此在进行多晶硅化学机械抛光工艺时，容易在晶片上图案密度低的区域(周边电路区104)造成过度抛光的情形，而导致区域内的多晶硅层下凹的现象，即所谓的浅碟效应(dishing effect)，而使得所形成的多晶硅层112的厚度t1和多晶硅层114的厚度t2，二者的厚度不均匀，造成整个晶片的表面平坦性不佳。

更详细地讲，上述所造成的多晶硅层厚度不均匀的问题，会严重影响所形成元件的效能。而且，在后续的制造工艺中，也容易因多晶硅层厚度不均匀，造成形成栅极结构后的光刻或蚀刻工艺产生一些问题，而影响制造工艺的可靠度。

发明内容

鉴于此，本发明的目的就是提供一种提高多晶硅栅极层厚度均匀性的方法，能够避免多晶硅栅极层厚度不均匀及其所衍生的种种问题。

本发明提出一种提高多晶硅栅极层厚度均匀性的方法，此制造工艺为，首先提供基底，此基底具有沟槽密集区与沟槽稀疏区。然后，在沟槽密集区的基底中形成多个第一沟槽隔离结构，并同时在沟槽稀疏区的基底中形成多个第二沟槽隔离结构，且在这些第一沟槽隔离结构之间和这些第二沟槽隔离结构之间的间隙形成掩模层。接着，移除部分的沟槽密集区的第一沟槽隔离结构，使第一沟槽隔离结构的顶部表面低于第二沟槽隔离结构的顶部表面。接着，移除掩模层，直至暴露出基底表面。随后，形成多晶硅栅极层，以覆盖住基底、第一沟槽隔离结构与第二沟槽隔离结构。接着，进行平坦化工艺，移除部分多晶硅栅极层。

依照本发明的优选实施例所述的提高多晶硅栅极层厚度均匀性的方法，上述的移除部分的沟槽密集区的第一沟槽隔离结构的方法例如是，先在沟槽稀疏区的基底上方形成光致抗蚀剂层，然后以光致抗蚀剂层为掩模，蚀刻沟槽密集区的第一沟槽隔离结构。

依照本发明的优选实施例所述的提高多晶硅栅极层厚度均匀性的方法，上述的平坦化工艺例如是多晶硅化学机械抛光工艺。

依照本发明的优选实施例所述的提高多晶硅栅极层厚度均匀性的方法，上述的掩模层的材料例如是氮化硅。

依照本发明的优选实施例所述的提高多晶硅栅极层厚度均匀性的方法，上述的多晶硅栅极层的形成方法例如是化学气相沉积法。

依照本发明的优选实施例所述的提高多晶硅栅极层厚度均匀性的方法，还包括在基底与掩模层之间形成垫氧化层。上述的垫氧化层的材料例如是氧化硅。

依照本发明的优选实施例所述的提高多晶硅栅极层厚度均匀性的方法，其中沟槽密集区与沟槽稀疏区分别例如是存储单元区与周边电路区。