[发明专利]提高多晶硅栅极层厚度均匀性的方法无效
申请号: | 200610126345.7 | 申请日: | 2006-08-30 |
公开(公告)号: | CN101136362A | 公开(公告)日: | 2008-03-05 |
发明(设计)人: | 王大仁;蔡原祯;童世然;松尾洋 | 申请(专利权)人: | 力晶半导体股份有限公司;瑞萨科技股份有限公司 |
主分类号: | H01L21/82 | 分类号: | H01L21/82;H01L21/8239 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提高 多晶 栅极 厚度 均匀 方法 | ||
1.一种提高多晶硅栅极层厚度均匀性的方法,包括:
提供基底,所述基底具有沟槽密集区与沟槽稀疏区;
在所述沟槽密集区的所述基底中形成多个第一沟槽隔离结构,并同时在所述沟槽稀疏区的所述基底中形成多个第二沟槽隔离结构,且在所述第一沟槽隔离结构之间和所述第二沟槽隔离结构之间的间隙形成掩模层;
移除部分的所述沟槽密集区的所述第一沟槽隔离结构,使所述第一沟槽隔离结构的顶部表面低于所述第二沟槽隔离结构的顶部表面;
移除所述掩模层,直至暴露出所述基底表面;
形成多晶硅栅极层,以覆盖住所述基底、所述第一沟槽隔离结构与所述第二沟槽隔离结构;并且
进行平坦化工艺,移除部分所述多晶硅栅极层。
2.如权利要求1所述的提高多晶硅栅极层厚度均匀性的方法,其中移除部分的所述沟槽密集区的所述第一沟槽隔离结构的方法包括:
在所述沟槽稀疏区的所述基底上方形成光致抗蚀剂层;并且
以所述光致抗蚀剂层为掩模,蚀刻所述沟槽密集区的所述第一沟槽隔离结构。
3.如权利要求1所述的提高多晶硅栅极层厚度均匀性的方法,其中所述平坦化工艺包括多晶硅化学机械抛光工艺。
4.如权利要求1所述的提高多晶硅栅极层厚度均匀性的方法,其中所述掩模层的材料包括氮化硅。
5.如权利要求1所述的提高多晶硅栅极层厚度均匀性的方法,其中所述多晶硅栅极层的形成方法包括化学气相沉积法。
6.如权利要求1所述的提高多晶硅栅极层厚度均匀性的方法,还包括在所述基底与所述掩模层之间形成垫氧化层。
7.如权利要求6所述的提高多晶硅栅极层厚度均匀性的方法,其中所述垫氧化层的材料包括氧化硅。
8.如权利要求1所述的提高多晶硅栅极层厚度均匀性的方法,其中所述沟槽密集区与所述沟槽稀疏区分别包括存储单元区与周边电路区。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司;瑞萨科技股份有限公司,未经力晶半导体股份有限公司;瑞萨科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200610126345.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种可发送字符序列的遥控装置
- 下一篇:一种汽车仪表的仪表盘
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造