[发明专利]提高高压栅氧化层均匀性的工艺方法

说明书

技术领域

本发明涉及一种半导体器件制造工艺，尤其涉及一种提高高压栅氧化层均匀性的工艺方法。

背景技术

在目前的高压器件制造中，栅氧化层前后通常的主要流程是：

步骤1，制作浅沟槽隔离(STI)，如图1所示；

步骤2，高压阱(HVNWell)注入，如图2所示；

步骤3，生长栅氧化层，如图3所示；

步骤4，淀积多晶硅，制造栅极的氧化硅侧墙，如图4所示。

在这个制作过程中，在浅沟槽完成后再生长栅氧化层，这时由于硅衬底上与浅沟槽边缘处氧化速率的不同，导致栅氧化层厚度不均匀，出现在浅沟槽边缘栅氧化层偏薄的现象(如图5所示)，此处的开启电压(Vt)比较低，因此对整个晶体管来讲，Id-Vg(漏极电流一栅极电压)曲线在亚阈区出现双驼峰现象，增大了器件的漏电流，晶体管特性变差，如图6所示。

发明内容

本发明要解决的技术问题是提供一种提高高压栅氧化层均匀性的工艺方法，克服了现有技术存在的浅沟槽边缘与硅衬底表面氧化层厚度不均匀的缺陷，优化了晶体管特性。

为解决上述技术问题，本发明提供一种提高高压栅氧化层均匀性的工艺方法，包括如下步骤：步骤1，高压阱注入；步骤2，生长栅氧化层；步骤3，刻蚀浅沟槽隔离；步骤4，淀积多晶硅及制造栅极的氧化硅侧墙。

在步骤2和步骤3之间依次增加二步：多晶硅淀积、氮化硅淀积。

在步骤3和步骤4之间依次增加步骤：步骤A，生长垫衬氧化层；步骤B，淀积氧化层；步骤C，化学机械研磨及氧化层刻蚀；步骤D，去除氮化硅层。

步骤B采用高密度等离子体化学气相淀积氧化层。

步骤D采用磷酸去除氮化硅层。

和现有技术相比，本发明具有以下有益效果：本发明通过调换常规高压器件浅沟槽隔离与栅氧化层生长的前后顺序，避开了浅沟槽边缘与硅衬底表面氧化层生长速率不同的问题，从而可以得到均匀的氧化层厚度。此外，本发明在栅氧化层与氮化硅之间淀积多晶硅，保护栅氧化层；浅沟槽隔离完成后，在多晶硅/氧化硅上再次生长多晶硅形成栅极，优化了晶体管特性。

附图说明

图1是现有技术的步骤1完成后晶体管的结构示意图；

图2是现有技术的步骤2完成后晶体管的结构示意图；

图3是现有技术的步骤3完成后晶体管的结构示意图；

图4是现有技术的步骤4完成后晶体管的结构示意图；

图5是图4的局部放大示意图；

图6是现有技术的工艺步骤完成后晶体管的Id-Vg曲线图；

图7是本发明的步骤1完成后晶体管的结构示意图；

图8是本发明的步骤2完成后晶体管的结构示意图；

图9是本发明的步骤3完成后晶体管的结构示意图；

图10是本发明的步骤4完成后晶体管的结构示意图；

图11是本发明的步骤5完成后晶体管的结构示意图；

图12是本发明的步骤6完成后晶体管的结构示意图；

图13是本发明的步骤7完成后晶体管的结构示意图；

图14是本发明的步骤8完成后晶体管的结构示意图；

图15是图14的局部放大示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步详细的说明。

本发明提供一种提高高压栅氧化层均匀性的工艺方法，包括如下步骤：

步骤1，高压阱注入，如图7所示；

步骤2，栅氧化层生长，多晶硅淀积，氮化硅淀积，如图8所示；

步骤3，刻蚀浅沟槽隔离，如图9所示；

步骤4，生长垫衬氧化层(liner oxide)，如图10所示；

步骤5，高密度等离子体化学气相淀积氧化层，如图11所示；

步骤6，化学机械研磨(CMP)及氧化层刻蚀，如图12所示。

步骤7，用磷酸泡掉氮化硅层，如图13所示；

步骤8，淀积多晶硅及制造氧化层侧墙，如图14所示。

现有技术是在浅沟槽完成后再生长栅氧化层，这时由于硅衬底上与浅沟槽边缘氧化速率的不同，导致在浅沟槽边缘栅氧化层偏薄的现象(如图5所示)。而本发明通过调换常规高压器件浅沟槽隔离与栅氧化层生长的前后顺序，避开了浅沟槽边缘与硅衬底表面氧化层生长速率不同的问题，从而可以得到均匀的氧化层厚度(如图15所示)。此外，本发明在栅氧化层与氮化硅之间淀积多晶硅，保护栅氧化层；浅沟槽隔离完成后，在多晶硅/氧化硅上再次生长多晶硅形成栅极，优化了晶体管特性。