[发明专利]提高磁隧道结中击穿电压的方法

说明书

技术领域  本发明涉及磁隧道结如自旋相关隧道贯穿(“SDT”)结。本发明还涉及信息存储器件如磁随机存取存储(“MRAM”)器件。

背景技术  典型的MRAM器件包括存储单元阵列、沿存储单元的行延伸的字线、以及沿存储单元的列延伸的位线。每个存储单元位于字线与位线的交叉点处。

在一类MRAM器件中，每个存储单元包括SDT结。在任何给定的时刻，SDT结的磁化呈现两种稳定方向中的一种。这两种稳定方向，平行或者反向平行，代表‘0’和‘1’的逻辑值。磁化方向又影响SDT结的电阻。如果磁化方向是平行的，则SDT结的电阻是第一个值(R)，如果磁化方向是反向平行的，则SDT结的电阻是第二个值(R+ΔR)。SDT结的磁化方向、因而其逻辑状态可以通过检测其电阻状态而读出。

SDT结可能由于静电放电、处理误差(在制造过程中)以及电路异常如电压尖峰而被短路。这类短路的SDT结会导致位差错。

在不用开关或者二极管使存储单元彼此绝缘的电阻式交叉点阵列中，短路的SDT结还可能使同一列和行中的其他存储单元不可用。因此，单个短路的SDT结也会导致列宽和行宽差错。

当从MRAM器件中读回数据时，可能会使用误码校正来恢复来自不可用SDT结的全部行和列的数据。但是，校正单个列或行中一千或一千以上的比特从时间的观点和计算的观点来看都是代价很高的。而且，MRAM很可能具有一个以上的短路的SDT结。

如果MRAM器件含有太多不可用的SDT结，在制造阶段就要抛弃该器件。因此，静电放电、处理误差和电路异常会降低制造的成品率。

希望防止由处理误差和电路异常导致的破坏。还希望防止静电放电引起的破坏。但是，静电放电的防止是昂贵且难以实现的。

发明内容  按照本发明的一个方面，磁隧道结包括具有被不完全处理(例如欠氧化、欠氮化)的基底材料的隧道层。不完全处理的基底材料相当大地提高了结的击穿电压。本发明的其他方面和优点将会从下列结合附图、以示例的方式说明本发明的原理的详细描述中变得清楚。

附图说明

图1是对包括具有不完全处理的基底材料的隧道层的SDT结的说明；

图2是击穿电压对具有氧化铝隧道层的SDT结的氧化时间的曲线图；

图3是对包括在其隧道结中具有不完全处理的基底材料的SDT结的MRAM器件的说明；以及

图4是制造MRAM器件的方法的说明。

具体实施方式  如用于说明的各图中所示，以包括具有不完全处理的基底材料的隧道层的SDT结来实施本发明。不完全处理的基底材料相当大地提高了击穿电压并且减小了由静电放电、处理误差和电路异常引起破坏的机会。较高的击穿电压提高了SDT结的健壮性，提高了制造成品率并且降低了校正位差错的费用。这些SDT结可用于MRAM器件中。

参照图1，SDT结30包括多层材料叠层。所述叠层包括第一和第二籽晶层32和34。第一籽晶层32使第二层34能以(111)晶体结构取向生长。第二籽晶层34为随后的反铁磁(“AF”)牵制层(pinninglayer)36建立(111)晶体结构取向。AF牵制层36提供大交换场，它把随后的受牵制(底部)铁磁(“FM”)层38的磁化保持在一个方向。在受牵制FM层38的顶部是具有不完全处理的基底材料的绝缘隧道层40。任选的界面层42和44可把绝缘隧道层40夹在中间。在绝缘隧道层40的顶部是具有在外加磁场中能自由旋转的磁化的感测(顶部)FM层46。保护盖层48在感测FM层46的上面。

受牵制层38具有定向于平面内、但固定的、使得在感兴趣的范围内的外加磁场下不能旋转的磁化。感测层46具有不受牵制的磁化方向。更准确地说，可以把磁化定向在沿轴(“易磁化”轴)的两个方向中的任一个。如果受牵制层38和感测层46的磁化在同一方向，则该取向为平行。如果受牵制层38和感测层46的磁化在相反方向，则该方向为反平行。

绝缘隧道层40使量子隧道效应能在受牵制层38和感测层46之间发生。这种隧道贯穿现象是电子自旋相关的，使SDT结30的电阻随自由和受牵制层38和46的磁化的相对方向而变。

例如，如果受牵制层38和感测层46的磁化方向是平行的，则SDT结30的电阻是第一个值(R)。如果所述磁化方向从平行变为反平行，则存储单元12的电阻增大为第二个值(R+ΔR)。一般第一个值(R)大约为一兆欧。