[发明专利]串行输入输出电路和串行总线接口电路

摘要

想与端口I/O电路组合而实现I2C总线接口电路时,从端口I/O电路向串行I/O电路切换时存在发生错误的停止条件的问题。设置输入用于设定初始值的数据的数据端子D,附加了当该串行I/O电路13设定为动作禁止状态时就将从该数据端子D输入的数据输出到向SDA输出发送数据的输出端子OUT上、当该串行I/O电路设定为动作许可状态时就将从该串行I/O电路13输出到SDA上的发送数据从该数据端子D输出的初始值设定电路30。

主权项

1.一种由利用上拉电阻进行上拉的时钟线路和数据线路构成并实现与对上述时钟线路和上述数据线路都具有开路漏极输出的双向串行总线连接的串行总线接口电路的串行输入输出电路，其特征在于：具有可与上述双向串行总线的上述时钟线路连接的用于收发时钟信号的时钟端子；可与上述双向串行总线的上述数据线路连接的用于接收上述数据线路上的数据的输入端子；可与上述数据线路连接的用于将发送数据传输到上述数据线路上的输出端子；接收供给的数据、在该串行输入输出电路可以动作之前用于将上述输出端子的输出初始值设定为上述数据的值的数据端子；在该串行输入输出电路保持为动作禁止状态的期间接收供给上述数据端子的数据并将该数据向上述输出端子输出、在该串行输入输出电路从动作禁止状态切换到动作许可状态时将上述输出端子的输出保持为由上述初始值决定的状态、在该串行输入输出电路保持为动作许可状态的期间接收串行供给的数据并将该数据通过上述输出端子串行输出到上述数据线路上的初始值设定装置；在内部时钟模式时生成并发送时钟信号、在外部时钟模式时接收供给上述时钟端子的时钟信号并发送该时钟信号的时钟装置；响应上述时钟装置的时钟信号而暂时存储应发送到上述数据线路上的数据并将该数据串行地向上述初始值设定装置发送的发送装置；响应上述时钟装置的时钟信号而暂时存储通过上述输入端子接收的数据的接收装置和写入使该串行输入输出电路成为可以动作或禁止动作的数据的控制寄存器。