[发明专利]串行输入输出电路和串行总线接口电路

权利要求书

1.一种由利用上拉电阻进行上拉的时钟线路和数据线路构成并实现与对上述时钟线路和上述数据线路都具有开路漏极输出的双向串行总线连接的串行总线接口电路的串行输入输出电路，其特征在于：具有可与上述双向串行总线的上述时钟线路连接的用于收发时钟信号的时钟端子；

可与上述双向串行总线的上述数据线路连接的用于接收上述数据线路上的数据的输入端子；

可与上述数据线路连接的用于将发送数据传输到上述数据线路上的输出端子；

接收供给的数据、在该串行输入输出电路可以动作之前用于将上述输出端子的输出初始值设定为上述数据的值的数据端子；

在该串行输入输出电路保持为动作禁止状态的期间接收供给上述数据端子的数据并将该数据向上述输出端子输出、在该串行输入输出电路从动作禁止状态切换到动作许可状态时将上述输出端子的输出保持为由上述初始值决定的状态、在该串行输入输出电路保持为动作许可状态的期间接收串行供给的数据并将该数据通过上述输出端子串行输出到上述数据线路上的初始值设定装置；

在内部时钟模式时生成并发送时钟信号、在外部时钟模式时接收供给上述时钟端子的时钟信号并发送该时钟信号的时钟装置；

响应上述时钟装置的时钟信号而暂时存储应发送到上述数据线路上的数据并将该数据串行地向上述初始值设定装置发送的发送装置；

响应上述时钟装置的时钟信号而暂时存储通过上述输入端子接收的数据的接收装置和写入使该串行输入输出电路成为可以动作或禁止动作的数据的控制寄存器。

2.按权利要求1所述的串行输入输出电路，其特征在于：上述时钟装置包括在内部时钟模式时发生时钟信号的时钟发生电路和与上述时钟发生电路连接的在内部时钟模式时选择上述时钟发生电路的时钟信号、在外部时钟模式时选择上述时钟端子的时钟信号并将所选择的时钟信号向上述发送装置输出的开关；上述发送装置包括响应上述开关的时钟信号而生成发送时钟信号的发送控制电路、暂时存储供给的数据的发送缓冲寄存器和从上述发送缓冲寄存器读取数据并与上述发送控制电路的发送时钟信号同步地将该数据逐位地向上述初始值设定装置传送的发送移位寄存器；上述接收装置包括响应上述发送控制电路的发送时钟信号而生成接收时钟信号的发送控制电路、接收与上述接收时钟信号同步地逐位供给上述输入端子的数据并暂时存储该数据的接收移位寄存器和当上述数据的所有的位存储到上述接收移位寄存器内时从上述接收移位寄存器读取数据的接收缓冲寄存器。

3.按权利要求1或2所述的串行输入输出电路，其特征在于：在该串行输入输出电路保持为动作禁止状态时，在上述串行总线的时钟线路的时钟信号的各脉冲前沿或后沿时，锁存上述串行总线的数据线路上的数据，上述输出端子的输出初始值设定为上述锁存的数据的值。

4.按权利要求1或2所述的串行输入输出电路，其特征在于：在该串行输入输出电路保持为动作禁止状态时，由上述串行总线接口电路传输到上述数据线路上的数据输入到上述串行输入输出电路的上述数据端子上，上述输出端子的输出初始值设定为上述数据的值。