[发明专利]与多个外部时钟具有同步功能的半导体集成电路器件无效
| 申请号： | 96121717.0 | 申请日： | 1996-11-20 |
| 公开（公告）号： | CN1159058A | 公开（公告）日： | 1997-09-10 |
| 发明（设计）人： | 中村正行 | 申请（专利权）人： | 株式会社日立制作所 |
| 主分类号： | G11C11/34 | 分类号： | G11C11/34 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 范本国 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明是用来减小半导体器件中传输线阻抗对时钟信号影响的一种方法和装置。与先前技术不同的是，本发明包括位于靠近器件同步输入/输出端口的多个时钟输入，因而减小任何单个外部时钟信号必须传送的最大距离，并由此而减小因传输线阻抗对外部时钟信号的影响而引起的延时。本发明还包括一个只读存储器(“ROM”)以提高器件的速度，并在器件的列译码器与地址端口之间的高度拥挤区内提供附加空间。该ROM经编程对行地址译码以提供有利于冗余列存取的信息。 | ||
| 搜索关键词： | 外部 时钟 具有 同步 功能 半导体 集成电路 器件 | ||
【主权项】：
1.一种半导体器件包含：一个用来接收第一时钟信号的第一外部端口；一个用来接收第二时钟信号的第二外部端口；多个外部数据输出端口；一个用来响应所述第一时钟信号而输出使能信号的第一电路；一个用来响应所述第二时钟信号而输出时序信号的第二电路；以及多个分别耦合到所述多个外部数据输出端的数据输出电路，其中每个所述多个数据输出电路有一个用来接收所述使能信号的第一输入端和一个接收所述时序信号的第二输入端，以及当所述使能信号起作用时，其中所述多个数据输出电路响应所述时序信号而输出数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所，未经株式会社日立制作所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/96121717.0/，转载请声明来源钻瓜专利网。
- 上一篇：细胞转染
- 下一篇：带有电触头的无线通信装置
