[发明专利]与多个外部时钟具有同步功能的半导体集成电路器件

权利要求书

1.一种半导体器件包含：

一个用来接收第一时钟信号的第一外部端口；

一个用来接收第二时钟信号的第二外部端口；

多个外部数据输出端口；

一个用来响应所述第一时钟信号而输出使能信号的第一电路；

一个用来响应所述第二时钟信号而输出时序信号的第二电路；以及

多个分别耦合到所述多个外部数据输出端的数据输出电路，

其中每个所述多个数据输出电路有一个用来接收所述使能信号的第一输入端和一个接收所述时序信号的第二输入端，以及

当所述使能信号起作用时，其中所述多个数据输出电路响应所述时序信号而输出数据。

2.依据权利要求1的半导体器件，其中所述第一外部端口位于其中排列有所述多个外部数据输出端的区域之外，而所述第二外部端口位于所述区域之内。

3.依据权利要求1的半导体器件，还包括：

用于储存数据的存储器阵列；以及

耦合到所述第一外部端口的控制电路，

其中所述控制电路响应所述第一时钟信号而指示存储器的存取，以便将所述储存在所述存储器阵列中的数据读到所述多个数据输出电路中。

4.依据权利要求1的半导体器件，其中所述第一外部端口位于所述半导体器件的中心部位。

5.依据权利要求1的半导体器件，其中所述第一外部端口、所述第二外部端口和所述多个外部数据输出端沿直线排列。

6.一种半导体器件包括：

一个用来接收第一时钟信号的第一外部端口；

一个用来接收第二时钟信号的第二外部端口；

多个外部数据输出端口；

多个分别耦合到所述多个外部数据输出端的数据输出电路；

一个用来响应所述第一时钟信号而输出使能信号的第一电路；以及

一个具有用来接收所述第二时钟信号的第一输入端和用来接收所述使能信号的第二输入端的第二电路，

其中当所述使能信号起作用时，所述第二电路响应所述第二时钟信号而输出时序信号，以及

其中所述多个数据输出电路响应所述时序信号而输出数据。

7.依据权利要求6的半导体器件，其中所述第一外部端口位于其中排列有所述多个外部数据输出端的区域之外，所述第二外部端口位于所述区域之内。

8.依据权利要求6的半导体器件，还包括：

一个用于储存数据的存储器阵列；以及

一个耦合到所述第一外部端的控制电路，

其中所述控制电路响应所述第一时钟信号而指示存储器的存取，以便使所述储存在所述存储器阵列中的数据读到所述多个数据输出电路中。

9.依据权利要求6的半导体器件，其中所述第一外部端口位于所述半导体器件的中心部位。

10.依据权利要求6的半导体器件，其中所述第一外部端口、所述第二外部端口和所述多个外部数据输出端沿直线排列。

11.一个地址复用的半导体存储器件包括：

多个用来接收第一时序周期内的行地址信号和第二时序周期内的列地址信号的外部地址端口；

一个用来接收所述行地址信号和输出多个缺陷地址信号的缺陷地址储存电路；及    

一个用来接收所述多个缺陷地址信号和所述列地址信号，并判定所述列地址信号是否与所述多个缺陷地址信号相符的比较电路，

其中在所述多外部地址端口所处的地址输入区和所述比较电路之间的第一间距，比在所述地址输入区和所述缺陷地址储存电路之间的第二间距更短，以便使所述缺陷地址储存电路与所述比较电路隔离。

12.依据权利要求11的一种地址复用的半导体存储器件，其中在所述比较电路和所述缺陷地址电路之间的区域用来形成交叉布线，所述交叉布线在所述比较电路和所述缺陷地址电路之间耦合。

13.依据权利要求12的一种地址复用的半导体存储器件，其中所述的区域用来形成由所述行地址信号控制的电路。

14.一个同步器件，包括：多路输出，一个对第一组多路输出产生第一时钟信号的第一时钟和一个对第二组多路输出产生第二时钟信号的第二时钟。

15.依权利要求14的器件，其中第一和第二时钟互相独立地运行。