[发明专利]存储电路中写周期后互补数据线的快速电压均衡

摘要

一种用来在写周期后快速均衡存储电路中互补数据线的一种方法和电路。为了达到快速均衡，本发明的电路分开控制与数据线耦合的上拉和下拉晶体管的导通/截止时间。在包含了一个位于数据线之间的均衡晶体管的实施例中，耦合到高数据线上的上拉晶体管在写周期后被瞬时截止，以允许高数据线上的电压一直降到正在复原的低数据线上的电压，以缩减均衡延迟。

主权项

数据线的快速电压均衡1.一个存储电路中的数据线控制电路，包括：一个第一参考电压；一个第二参考电压；一个第一数据线；一个第二数据线；与所说第一数据线耦合的第一晶体管，用来耦合所说第一数据线到所说第一参考电压；与所说第一数据线耦合的一个第二晶体管，用来耦合所说第一数据线到所说第二参考电压；与所说第二数据线耦合的第三晶体管，用来耦合第二数据线到所说第一参考电压；与所说第二数据线耦合的第四晶体管，用来耦合所说第二数据线到所说第二参考电压的；耦合所述第一数据线到所述第二数据线的均衡晶体管；以及具有四个分别与所述第一、第二、第三和第四晶体管的控制端耦合的输出端的写电路。其特征在于：在写周期中根据写数据，均衡晶体管是截止的并且写电路导通第二晶体管以将第一数据线的电压拉至第二参考电压。其进一步特征在于：在写周期第一数据线的初始复原期间，第一晶体管和均衡晶体管是导通的，第二晶体管和第三晶是截止的。