[发明专利]存储电路中写周期后互补数据线的快速电压均衡

权利要求书

数据线的快速电压均衡

1.一个存储电路中的数据线控制电路，包括：

一个第一参考电压；

一个第二参考电压；

一个第一数据线；

一个第二数据线；

与所说第一数据线耦合的第一晶体管，用来耦合所说第一数据线到所说第一参考电压；

与所说第一数据线耦合的一个第二晶体管，用来耦合所说第一数据线到所说第二参考电压；

与所说第二数据线耦合的第三晶体管，用来耦合第二数据线到所说第一参考电压；

与所说第二数据线耦合的第四晶体管，用来耦合所说第二数据线到所说第二参考电压的；

耦合所述第一数据线到所述第二数据线的均衡晶体管；

以及具有四个分别与所述第一、第二、第三和第四晶体管的控制端耦合的输出端的写电路。

其特征在于：在写周期中根据写数据，均衡晶体管是截止的并且写电路导通第二晶体管以将第一数据线的电压拉至第二参考电压。

其进一步特征在于：在写周期第一数据线的初始复原期间，第一晶体管和均衡晶体管是导通的，第二晶体管和第三晶是截止的。

2.如权利要求1所述的数据线控制电路，其特征在于：在写周期期间，写电路截止第三晶体管。

3.如权利要求1所述的数据线控制电路，其特征在于：在写周期之后，写电路立即瞬时截止第三晶体管。

4.如权利要求1所述的数据线控制电路，其特征在于：在写周期复原期间，写电路在第一和第二数据线基本达到相同电压电平的时刻导通第三晶体管。

5.如权利要求1所述的数据线控制电路，其特征在于：在初始写周期初始复原期间，写电路瞬时导通第四晶体管。

6.在一个存储电路中，一个数据线控制电路，包括：

一个第一参考电压；

一个第二参考电压；

一个第一数据线；

一个第二数据线；

与第一数据线耦合的，用来耦合第一数据线到第一参考电压的第一晶体管；

与第一数据线耦合的，用来耦合第一数据线到第二参考电压的第二晶体管；

与第二数据线耦合的，用来耦合第二数据线到第一参考电压的第三晶体管；

与第二数据线耦合的，用来耦合第二数据线到第二参考电压的第四晶体管；以及

具有四个分别与所述第一、第二、第三和第四晶体管的控制端耦合的输出端的写电路；

其特征在于：在写周期中根据写数据，写电路导通第二晶体管以将第一数据线电压拉向第二参考电压，并且

其进一步特征在于：在写周期初始复原期间，第二晶体管是截止的，第一晶体管是导通的，并且第四晶体管瞬时导通。

7.如权利要求6所述的数据线控制电路，其特征在于：在写周期复原期间，写电路在第一和第二数据线基本达到相同电压电平的时刻截止第四晶体管。

8.在包括通过第一和第二晶体管分别与第一和第二参考电压耦合的第一数据线，通过第三和第四晶体管分别与第一和第二参考电压耦合的第二数据线，以及耦合第一和第二数据线的均衡晶体管的存储电路中，其中在写周期期间，第二晶体管导通以将第一数据线电压拉至第二参考电压，一种用来在写周期后均衡第一和第二数据线上的电压电平的方法，其步骤包括：

(a)在写周期期间或写周期后立即进行的复原期间，截止第三晶体管以解除第一参考电压和第二数据线的耦合；

(b)在写周期后立即进行的初始复原期间，导通第一晶体管；

(c)导通均衡晶体管以允许第一和第二数据线间的电荷共享；以及

(d)在第一和第二数据线基本上为同一电压电平时，导通第二晶体管。

9.如权利要求8所述的方法，其特征在于在写周期初始复原期间，瞬时导通第四晶体管以使第二数据线的电压电平更接近于第二参考电压的步骤。

10.如权利要求9所述的方法，其特征在于在写周期复原期间在第一和第二数据线基本达到相同电压电平的时刻，截止第四晶体管的步骤。