[发明专利]包括多重误差检验与校正电路的非易失性存储器无效
| 申请号： | 93109191.8 | 申请日： | 1993-07-30 |
| 公开（公告）号： | CN1033607C | 公开（公告）日： | 1996-12-18 |
| 发明（设计）人： | 赵星熙;李炯坤 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G06F11/10 | 分类号： | G06F11/10;G11C11/34;H01L27/04 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴增勇,马铁良 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体存储器，包括分成许多副单元组的存储单元组，各副单元组既有正常存储单元又有奇偶校验单元；许多读出放大器组，各接到副单元组中的各单元，用于对来自副单元组的单元数据执行读出操作；许多误差检验与校正电路，各接到各读出放大器组，以修正单元数据中的出错位；以及，各连接到误差检验与校正电路的输出译码器；当该存储器在正常方式下工作，就选择副单元组之一，当其按页式工作时，则选择全部副单元组。 | ||
| 搜索关键词： | 包括 多重 误差 检验 校正 电路 非易失性存储器 | ||
【主权项】：
1.非易失性存储器件，包括：分成许多副单元阵列的存储单元阵列，每个所述副单元阵列既有正常存储单元又有奇偶校验单元，用于存储正常单元数据和奇偶单元数据；许多读出放大器组，每个接到一个不同的所述副单元阵列中，用于读出来自一个所述副单元阵列的单元数据；许多误差检验与校正电路，每个都连接到一个不同的所述读出放大器组，用于修正存储在一个所述付单元陈列中单元数据内的出错比特；及许多输出译码器，各接到所述误差检验与校正电路的不同的一个输出端；其特征在于，每个所述误差检验和校正电路分别置于一个不同的所述副单元阵列中。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/93109191.8/，转载请声明来源钻瓜专利网。
