[实用新型]多微处理器系统的分时型通讯接口无效
| 申请号： | 88212946.5 | 申请日： | 1988-06-03 |
| 公开（公告）号： | CN2038647U | 公开（公告）日： | 1989-05-31 |
| 发明（设计）人： | 龙伟 | 申请（专利权）人： | 成都科技大学 |
| 主分类号： | G06F13/36 | 分类号： | G06F13/36 |
| 代理公司： | 成都科技大学专利代理事务所 | 代理人： | 黄幼陵 |
| 地址： | 四川省成都市*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 多微处理器系统的分时型通讯接口，其结构包括一个共享存储器、一个分时裁决电路及一组与微处理器数量相同的总线缓冲器。本实用新型通过共享存储器进行机间通讯，利用分时法解决多机同时访问的竞争问题，利用循环编码分时法避免了某一微处理器可能独占共享存储器的现象，而且具有结构简单，操作简便，通讯速度快、成本低等特点，可广泛用于实时控制的多机系统。 | ||
| 搜索关键词： | 微处理器 系统 分时 通讯 接口 | ||
【主权项】：
1、一种多微处理器系统的分时型通讯接口，包括一个共享存储器(3)，其特征在于还包括一个分时裁决电路(4)及一组与微处理器(1-1、1-2、1-3、……)数量相同的总线缓冲器(2-1、2-2、2-3、……)，分时裁决电路通过请求总线(5-1、5-2、5-3、……)与各微处理器相连，通过使能控制线(6-1、6-2、6-3、……)与各总线缓冲器相连，通过使能控制线(7)与共享存储器相连，而各总线缓冲器还通过微处理器总线(8-1、8-2、8-3、……)与各自对应的微处理器相连，通过公共总线(9)与共享存储器相连，这样就把两个或两个以上的微处理器连成了一个多机系统，并使共享存储器成为各微处理器内存的一部分，从而通过对共享存储器的访问来实现机间通讯。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于成都科技大学，未经成都科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/88212946.5/，转载请声明来源钻瓜专利网。
- 上一篇：胶条密封夹持式金属窗
- 下一篇：关闭式宫内节育器的上环器
