[实用新型]多微处理器系统的分时型通讯接口

说明书

本实用新型属于工业设备多微处理器控制系统用的多机通讯接口，是一种分时型通讯接口。

目前，大多数工业设备控制系统的多微机系统的机间通讯都是借用传统的计算机网络理论和技术，依赖复杂的“握手”或“应答”式通讯协议的操作软件来实现，因此，机间通讯的信息需通过应答信号的多次往来才能得以传送，这不仅使机间通讯的速度受到影响、实时性差，而且复杂的通讯操作软件使各子系统控制软件的编制也十分麻烦，较难用于工业实时优化控制。美国专利US4639859是上述理论的一种具体形式，即为应答共享存储器式的通讯结构，它采用一个优先裁决电路来确定多机系统中某一微机是否能控制公共总线的方法来传输机间通讯的信息，其优先裁决电路有两根公共的状态线C和BUSY，当系统中某一微机访问共享存储器时，首先发送一个高电平信号对C的逻辑状态进行检测，如果C是低电平，则表明有其它微机已请求访问共享存储器，那么该微机必须等待一段预定的时间间隔后再次检测C的逻辑状态，直到C的状态为高电平止，当检测到C为高电平时，该微机则将C自动复位为低电平，然后检测BUSY状态线，如果BUSY的状态是高电平，则表明其它某个微机正在使用或已经占有公共总线，而该微机必须再次等待一段预定的时间后重新重复检测C状态的过程，如果BUSY的状态是低电平，则裁决电路自动将BUSY的状态置为高，然后发出总线使能信号，允许该机通过公共数据总线访问共享存储器，通讯结束后，发出一个复位信号RESET，使C和BUSY无效，其它微机才能对共享存储器进行访问。该通讯接口存在以下不足：1.由于要进行两次状态检测，因而通讯速度受到影响；2.当状态检测失败时，要延时进行再次检测，因而电路在加入定时设计后变得复杂；3.通讯时需要一套自定义的通讯协议；4.某一微处理器占用共享存储器后，只要一直不发出复位信号RESET，其它微处理器便永远无法进行通讯；5.每一微机子系统都要设计一个C和BUSY状态检测及产生总线使能信号的电路，使成本增加。美国专利US4641237也是上述理论的一种具体形式，即为双联接口式通讯结构，它的多微处理器系统采用细胞式点阵排列结构，阵列中的微处理器两两相连，并通过I／O接口来交换信息，而I／O之间又通过一系列的控制电路来解决多机同时通讯的竞争问题，该通讯接口的不足之处是：1.所需要的通讯操作协议复杂；2.当两个需通讯的微处理器在位置上跨越了几个节点时，必须通过中间处理器节点来传送信息，因而软件设计复杂、通讯速度慢；3.I／O之间的连线多而复杂；4.通讯接口电路多而复杂，成本高。鉴于以上原因，人们至今仍然在探索一种能适应于工业实时控制的多微机系统的通讯方法。

本实用新型的目的就是为了提供一种结构简单、通讯速度快、操作十分简便、成本低廉的分时通讯接口，以满足工业实时控制的需要。

本实用新型通过一个接口电路来实现机间通讯，其结构包括一个共享存储器、一个分时裁决电路及一组与微处理器数量相同的总线缓冲器。分时裁决电路通过请求总线与各微处理器相连，通过使能控制线与各总线缓冲器及共享存储器相连，而各总线缓冲器还通过微处理器总线与各自对应的微处理器相连，通过公共总线与共享存储器相连，这样就把两个或两个以上的微处理器连成了一个多机系统，并使共享存储器成为各微处理器内存的一部分，从而通过对共享存储器的访问来实现机间通讯。

本实用新型的分时裁决电路有两种结构：第一种结构由与微处理器数量相同的请求访问接口及一个请求信号锁存器、一个分时信号发生器、一个请求信号裁决器、一个延时器、一个使能信号锁存器组成。请求访问接口的输入端与微处理器相连，请求访问接口的输出端与请求信号锁存器相连；请求信号裁决器既与请求信号锁存器相连，又与分时信号发生器、延时器、使能信号锁存器相连；延时器还与各请求访问接口相连；使能信号锁存器还与各总线缓冲器及共享存储器相连。第二种结构由与微处理器数量相同的请求访问接口及一个延时器、一个分时信号发生器、一个请求信号裁决器组成。请求访问接口的输入端与微处理器和延时器相连，请求访问接口的输出端与请求信号裁决器的输入端相连；请求信号裁决器的输出端与延时器、各总线缓冲器及共享存储器相连，它的输入端还与分时信号发生器相连。