[实用新型]多微处理器系统的分时型通讯接口

权利要求书

1、一种多微处理器系统的分时型通讯接口，包括一个共享存储器(3)，其特征在于还包括一个分时裁决电路(4)及一组与微处理器(1-1、1-2、1-3、……)数量相同的总线缓冲器(2-1、2-2、2-3、……)，分时裁决电路通过请求总线(5-1、5-2、5-3、……)与各微处理器相连，通过使能控制线(6-1、6-2、6-3、……)与各总线缓冲器相连，通过使能控制线(7)与共享存储器相连，而各总线缓冲器还通过微处理器总线(8-1、8-2、8-3、……)与各自对应的微处理器相连，通过公共总线(9)与共享存储器相连，这样就把两个或两个以上的微处理器连成了一个多机系统，并使共享存储器成为各微处理器内存的一部分，从而通过对共享存储器的访问来实现机间通讯。

2、根据权利要求1所述的通讯接口，其特征在于分时裁决电路（4）由与微处理器数量相同的请求访问接口（10－1、10－2、10－3、……）及一个请求信号锁存器（11）、一个分时信号发生器（12）、一个请求信号裁决器（13）、一个延时器（14）、一个使能信号锁存器（15）组成，请求访问接口的输出端与请求信号锁存器（11）相连，其输入端与微处理器相连，请求信号裁决器（13）既与请求信号锁存器（11）相连，又与分时信号发生器（12）、延时器（14）、使能信号锁存器（15）相连，延时器（14）还与各请求访问接口（10－1、10－2、10－3、……）相连，使能信号锁存器（15）还与各总线缓冲器（2－1、2－2、2－3、……）及共享存储器（3）相连。

3、根据权利要求2所述的通讯接口，其特征在于每一请求访问接口（10－1、10－2、10－3、……）均包括一个非门（16）、一个与门（17）、一个D触发器（18），请求信号锁存器（11）为一个八D锁存器（19），其工作时钟（Cp）与系统中的微处理器的工作时钟同频，分时信号发生器（12）包括一个四位二进制计数器（22）和一个三～八译码器（23），请求信号裁决器（13）包括一组与微处理器数量相同的双输入或非门（24－1、24－2、24－3、24－4、……）和一个输入端与微处理器数量相同的多输入或非门（25），延时器（14）包括一个四位二进制计数器（26）、一个D触发器（27）及一组与微处理器数量相同的与非门（30－1、30－2、30－3、……）和一个反相器（28），使能信号锁存器（15）包括一个D触发器（31）和一个八D锁存器（32）。

4、根据权利要求1所述的通讯接口，其特征在于分时裁决电路（4）由与微处理器数量相同的请求访问接口（35－1、35－2、35－3、……）及一个延时器（36）、一个分时信号发生器（37）、一个请求信号裁决器（38）组成，请求访问接口（35－1、35－2、35－3、……）的输入端与微处理器（1－1、1－2、1－3、……）和延时器（36）相连，其输出端与请求信号裁决器（38）的输入端相连，请求信号裁决器（38）的输出端与延时器（36）、各总线缓冲器（2－1、2－2、2－3、……）及共享存储器（3）相连，其输入端还与分时信号发生器（37）相连。

5、根据权利要求4所述的通讯接口，其特征在于各请求访问接口（35－1、35－2、35－3、……）均包括一个反相器（39）、一个与门（40）和两个D触发器（41）（42），延时器（36）包括一组与微处理器数量相同的D触发器（43－1、43－2、43－3、……）和与微处理器数量相同的双输入与非门（44－1、44－2、44－3、……），分时信号发生器（37）包括一个四位二进制计数器（45）、一个与非门（46）、4个反相器（47－1、47－2、47－3、47－4）和一组与微处理器数量相同的四输入与门（48－1、48－2、48－3、……），请求信号裁决器（38）包括一组与微处理器数量相同的D触发器（49－1、49－2、49－3、……）和反相器（50－1、50－2、50－3、……）及一个输入端与微处理器数量相同的或非门（51）。

6、根据权利要求1、2、3、4、5所述的通讯接口，其特征在于分时裁决电路（4）是利用微处理器执行存数或取数指令访问共享存储器时的存储器访问信号（MREQ）和特征地址码（A₁₅、A₁₄）所产生的请求信号进行裁决。