[发明专利]一种测试电路及latch up规则验证方法在审
| 申请号： | 202211298140.2 | 申请日： | 2022-10-21 |
| 公开（公告）号： | CN115575789A | 公开（公告）日： | 2023-01-06 |
| 发明（设计）人： | 陈蓓;范茂成 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | G01R31/26 | 分类号： | G01R31/26 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 戴广志 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种测试电路及latch up规则验证方法，反相器包括顺次连接的第一至第N反相器；Tie‑high电路；第一至第N反相器中每个反相器分别包括相互连接的一个NMOS和一个PMOS；第一反相器的输入端连接Tie‑high电路的输出端；第N反相器的输出端悬空；Tie‑high电路包括：第一、第二NMOS和第一、第二PMOS；第一、第二PMOS的栅极相连；第一、第二PMOS的bulk端与各自的源极分别连接至电压VDD；第一PMOS的漏极作为Tie‑high电路的输出端；第二PMOS的漏极连接至第二NMOS的栅极；第一、第二NMOS的漏极、第一NMOS的栅极共同连接至第一、第二PMOS的栅极；第一、第二NMOS的bulk端以及各自的源极分别接地；第一至第N反相器中每个反相器的PMOS的源极连接电压VDD；第一至第N反相器中每个反相器的NMOS的源极接地。 | ||
| 搜索关键词： | 一种 测试 电路 latch up 规则 验证 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202211298140.2/，转载请声明来源钻瓜专利网。
