[发明专利]用于小数PLL频率合成器的整数边界杂散抑制在审
| 申请号： | 202180004472.2 | 申请日： | 2021-05-07 |
| 公开（公告）号： | CN114128149A | 公开（公告）日： | 2022-03-01 |
| 发明（设计）人： | 费萨尔·侯赛因;艾哈迈德·埃米拉;埃斯梅尔·巴巴克普尔·纳鲁斯 | 申请（专利权）人： | 深圳市汇顶科技股份有限公司 |
| 主分类号： | H03L7/07 | 分类号： | H03L7/07;H04L7/033;H03L7/197;H04B1/04;H04B1/16 |
| 代理公司： | 北京合智同创知识产权代理有限公司 11545 | 代理人： | 李杰 |
| 地址： | 518045 广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种时钟生成电路。时钟生成电路包括第一PLL电路，其被配置为基于第一输入时钟来生成第一输出时钟，其中第一PLL电路包括第一反馈分频器电路。时钟生成电路还包括第二PLL电路，其被配置为基于第二输入时钟来生成第二输出时钟，其中第二PLL电路包括第二反馈分频器电路。第一输入时钟基于第二输出时钟来生成。 | ||
| 搜索关键词： | 用于 小数 pll 频率 合成器 整数 边界 抑制 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市汇顶科技股份有限公司，未经深圳市汇顶科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202180004472.2/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置及其制造方法
- 下一篇：半导体装置及其制造方法
