[发明专利]半导体结构及其制备方法、三维存储器

摘要

本公开提供了一种半导体结构及其制备方法、三维存储器，涉及半导体芯片技术领域，以降低RC延迟，减小功耗。该半导体结构包括衬底，存储堆叠层设置于衬底上，存储堆叠层包括交替设置的多层第一栅导电层和多层电介质层；多层第一栅导电层依次包括至少一层字线层和至少一层顶部选择栅，第一沟道孔贯穿至少一层顶部选择栅，第二栅导电层设置于第一沟道孔内，第一沟道结构设置于第一沟道孔内，第一沟道结构包括覆盖第一沟道孔的侧壁的第二栅导电层、覆盖第二栅导电层的栅介质层和覆盖栅介质层的第一沟道层，第二栅导电层与顶部选择栅连接。上述半导体结构应用于三维存储器中，以实现数据的读取和写入操作。