[发明专利]可用于数据读取的精简化的存算一体电路

摘要

本公开实施例公开了一种可用于数据读取的精简化的存算一体电路、芯片、计算装置，其中，该电路包括：读地址译码器，用于根据待读取数据地址从存储计算单元阵列中选择目标存储计算单元；数据输入单元阵列，用于向目标存储计算单元输入第一数据，向其他存储计算单元输入第二数据；存储计算单元阵列，用于将第一数据和第二数据分别与对应的存储数据进行第一预设方式的计算，并将计算结果输入运算单元阵列；运算单元阵列，用于对输入的计算结果进行第二预设方式的计算，得到目标存储计算单元中的存储数据。本公开实施例缩小了存算一体核的面积，减小了功耗，提高了存算一体核的数据读写的工作频率，受外界干扰的影响变小，读取数据操作的可靠性更高。