[发明专利]用于芯片复位架构的时钟延迟电路在审

专利信息
申请号: 202110256367.X 申请日: 2021-03-09
公开(公告)号: CN113381754A 公开(公告)日: 2021-09-10
发明(设计)人: A·巴尔;V·切拉尼 申请(专利权)人: 意法半导体国际有限公司
主分类号: H03L7/18 分类号: H03L7/18
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华
地址: 瑞士*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要: 本公开的实施例涉及用于芯片复位架构的时钟延迟电路。一种集成电路包括多个触发器和用于复位触发器的全局复位网络。集成电路包括同步时钟延迟电路,该同步时钟延迟电路响应于全局复位信号延迟提供给触发器的时钟信号中的转变。在时钟信号的转变中的延迟确保所有触发器在相同的延迟时钟周期内接收到全局复位信号,并且触发器在时钟信号的上升边沿或下降边沿期间不接收全局复位信号。
搜索关键词: 用于 芯片 复位 架构 时钟 延迟 电路
【主权项】:
暂无信息
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体国际有限公司,未经意法半导体国际有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/202110256367.X/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top