[发明专利]计算设备中的锁相环配置技术在审
| 申请号： | 202080046860.2 | 申请日： | 2020-03-18 |
| 公开（公告）号： | CN114073008A | 公开（公告）日： | 2022-02-18 |
| 发明（设计）人： | 爱丽儿·古尔;丹尼尔·J·拉格兰;约夫·本-拉斐尔;欧内斯特·诺尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H03L7/099 | 分类号： | H03L7/099;H03L7/083;G06F1/10 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 杨佳婧 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开的实施例描述了用于锁相环(PLL)配置和实现的方法、装置和系统，其向(一个或多个)计算核心和(一个或多个)处理器提供各种参考时钟频率，以及其他益处。PLL的后数字控制振荡器(DCO)分频器(PDIV)可以被配置有与专用目标参考频率相对应的专用PDIV阈值。 | ||
| 搜索关键词： | 计算 设备 中的 锁相环 配置 技术 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202080046860.2/，转载请声明来源钻瓜专利网。
