[发明专利]计算设备中的锁相环配置技术

权利要求书

1.一种用于控制锁相环(PLL)的装置，包括：

数字控制振荡器(DCO)和后DCO分频器(PDIV)，所述DCO和所述PDIV耦合在所述PPL中；

PLL配置单元，所述PLL配置单元耦合到所述PDIV，所述PLL配置单元用于确定与目标PLL参考频率相对应的PDIV阈值，其中，所述PLL配置单元基于所述PDIV阈值控制所述PDIV的操作；以及

PDIV控制电路，所述PDIV控制电路耦合到所述PLL配置单元和所述PDIV，所述PDIV控制电路用于使用所确定的PDIV阈值来配置寄存器集。

2.根据权利要求1所述的装置，其中，所述PDIV控制电路包括所述寄存器集。

3.根据权利要求1所述的装置，其中，所述PLL配置单元还用于从基本输入/输出系统(BIOS)接收指示所述目标PLL参考频率的指示。

4.根据权利要求3所述的装置，其中，所述PDIV控制电路还用于接收所述所确定的PDIV阈值。

5.根据权利要求1所述的装置，其中，为了基于所述PDIV阈值控制所述PDIV的操作，所述PLL配置单元还用于：

确定与所述所确定的PDIV阈值相对应的PDIV值；并且

使用所述所确定的PDIV值配置所述PDIV控制电路来对DCO工作频率进行分频以产生目标PLL输出频率。

6.根据权利要求1所述的装置，其中，所述PLL配置单元还用于生成信号以指示配置所述PDIV阈值的完成。

7.根据权利要求1所述的装置，其中，所述PLL控制电路用于将所述所确定的PDIV阈值配置给与各个PLL相对应的多个寄存器集。

8.根据权利要求1至7中任一项所述的装置，其中，为了基于所述目标PLL参考频率确定所述PDIV阈值，所述PLL配置单元基于列出了各个目标参考频率和其相应PDIV阈值的转换表来确定所述PDIV阈值。

9.根据权利要求1至7中任一项所述的装置，其中，为了基于所述目标PLL参考频率确定所述PDIV阈值，所述PLL配置单元用于在所述PDIV被配置为不对所述DCO频率进行分频时，确定确保所述DCO以最小DCO振荡频率或高于最小DCO振荡频率操作的最小整数，并且其中，所述最小整数是所述最小DCO振荡频率除以所述目标参考频率并向上取整到最接近的整数。

10.一种用于锁相环(PLL)参考时钟复位的系统，包括：

PLL，所述PLL用于为一个或多个计算核心递送PLL输出频率，所述PLL包括数字控制振荡器(DCO)和后DCO分频器(PDIV)，所述DCO和所述PDIV耦合在所述PLL中；

PLL配置单元，所述PLL配置单元经由PDIV控制电路耦合到所述PDIV，以接收消息来指示PDIV阈值，所述PDIV阈值指示对应于与最小DCO振荡频率相关联的PDIV值1的最小PLL比例N；以及

PDIV控制电路，所述PDIV控制电路耦合到所述PLL配置单元，所述PDIV控制电路用于使用所接收的PDIV阈值来配置寄存器集。

11.根据权利要求10所述的系统，其中，所述PDIV控制电路包括所述寄存器集。

12.根据权利要求10所述的系统，其中，所述PDIV阈值对应于由所述PLL参考时钟复位所请求的参考时钟频率。

13.根据权利要求12所述的系统，其中，根据使各个参考时钟频率与相应的PDIV阈值相关的转换表或函数，基于所请求的参考时钟频率来确定所述所接收的PDIV阈值。